JPH0384666A - ピタゴラスの和の計算装置 - Google Patents

ピタゴラスの和の計算装置

Info

Publication number
JPH0384666A
JPH0384666A JP22242689A JP22242689A JPH0384666A JP H0384666 A JPH0384666 A JP H0384666A JP 22242689 A JP22242689 A JP 22242689A JP 22242689 A JP22242689 A JP 22242689A JP H0384666 A JPH0384666 A JP H0384666A
Authority
JP
Japan
Prior art keywords
solution
section
value
unit
calculation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22242689A
Other languages
English (en)
Inventor
Keiko Suzuki
景子 鈴木
Hidetaka Isaka
井阪 秀高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOBE NIPPON DENKI SOFTWARE KK
NEC Corp
NEC Software Kobe Ltd
Original Assignee
KOBE NIPPON DENKI SOFTWARE KK
NEC Corp
NEC Software Kobe Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOBE NIPPON DENKI SOFTWARE KK, NEC Corp, NEC Software Kobe Ltd filed Critical KOBE NIPPON DENKI SOFTWARE KK
Priority to JP22242689A priority Critical patent/JPH0384666A/ja
Publication of JPH0384666A publication Critical patent/JPH0384666A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/552Powers or roots, e.g. Pythagorean sums
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/552Indexing scheme relating to groups G06F7/552 - G06F7/5525
    • G06F2207/5525Pythagorean sum, i.e. the square root of a sum of squares

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は初等関数の計算装置に関し、時にピタゴラスの
和の計算装置に関する。
〔従来の技術〕
2変数データA、Bのビクゴラスの和すなわちVτ1〒
奮7の計算を行う計算装置としては、従来、次のような
装置が知られている。
O従来装置1 データ入力部、大小比較部、2乗根計算部9乗算器によ
る解修正部および解出力部で構成され、■lxl≧ly
lとして、J7ゝ〒コア=IxlXmワ]7丁 または、 ■IXI≧lylとして、n =2xix 1xO,25+0.25X(y2/x2 
)という計算式に基づいて装置化したものであり、2変
数データA、Bを人力するのがデータ入力部、人力され
た2変数A、Bを比較してその絶対値の大きい方(等し
い場合を含む)をX、他方をyに割り当てるのが大小比
較部、2乗根内の計算と2乗根の計算をするのが2乗根
計算部、2乗根の計算結果とlxlまたは21xlを乗
するのが乗算器による解修正部、得られた解を出力する
のが解出力部となっている。
○従来装置2 データ入力部、大小比較部、指数部抽出部、指数部減算
部、2乗根計算部1指数部合或部および解出力部で構成
され、データ入力部と大小比較部とが従来装置1と同し
処理を行い、指数部抽出部が16進内部表現(16進浮
動小数点内部表現)の  xl=1681×m1.  
l  y  l  =1 6″tXm2におけるel、
e2を抽出し、指数部減算部がP−ml、Q=16°’
−” Xm2として指数部のみの減算でP、Qの値を求
め、2乗根計算部がR−nを計算し、指数部合成部がR
の指数 部にelを加算し、解出力部がそれを解として出力する
ものである。
ここで、16進内部表現とは、指数部の値をe仮数部の
値をmとした場合に、数値XをXm16”2mと表現す
る方法であり、mは1.0 >m≧1/16である。従
って、1.0はl 6’ X (1/16)と表現され
る。
また、mが1に最も近いときの2進表現は″“1111
・・・”であり、mが1/8未満のときの2進表現は“
0001・・パである。mのビット数は固定なので、前
者はmの全ビットが有効に利用され最も精度が高いのに
対し、後者は先頭3ビツトが0で4ビツト目から数値の
情報に利用され、最も精度が低い。
〔発明が解決しようとする課題〕
上述した如くピタゴラスの和の計算装置として従来より
各種の装置が提案されているが、計算精度的に次のよう
な問題点があった。
16進内部表現の場合、従来装置1における■側の計算
装置では、2乗根計算部から出力される4〒H−(y2
)177コーが1.0〜−5の間の値になる。これは仮
数部の先頭3ビツトがOとなる為、精度的に3ビット失
った値となる。従って、これをlxlに乗し°ζ得る解
も、少なくとも3ビ、トは精度が低下する。従来装置1
における■側の計算装置では、  0.25 + 0.
25 X (y2/x2)として2乗根計算部から出力
される値の仮数部の失われるピノ[−数を1ビツトに減
らしているが、X)の仮数部が0.5〜1.0のとき2
Xlxlの計算結果で仮数部の先頭3ビツトがOになる
1〜2の値になり、この時点で3ピント精度を失い、従
って解出力部から出力される値も少なくとも3ピントは
精度が低下していることになる。
他方、従来装置2においても、2乗根計算部でPが1/
4〜1/−V’丁のとき■〒2+工戸−の計算結果の精
度低下がおこることが多く、特にPがl/4に近(且つ
P>>Qのときはp 2 +Q 2が1/8〜1/16
の値で仮数部の先頭3ビツトが0にたり、精度が3ピン
ト低下する。従って、この2乗根の結果は1/−rM〜
1/4で1〜2ビツトの精度低下をおこす。
そこで本発明の目的は、解に対する近似値に対し微小修
正量を計算し、これを加算することにより新しい解を得
る方法を採用することにより、精度低下を防いだビタゴ
ラスの和の計算装置を提供することにある。
〔課題を解決するための手段] 本発明のピクゴラスの和の計算装置は上記の目的を達成
するために、2変数データを人力するデータ入力部と、
このデータ入力部により入力した2変故データを比較し
、絶対値の大きい方をXに、他方をyに割り当てる大小
比較部と 7=lXl+ΔXの計算式におけるΔXを計
算する解修正量計算部と、1χI+ΔXの計算を行う加
算器による解修正部と、この解修正部で得られた解を出
力する解出力部とを有している。
(作用) 本発明のピタゴラスの和の計算装置においては、データ
入力部が2変数データを入力し、大小比較部がその人力
された2変数データを比較して絶対値の大きい方をXに
、他方をyに削り当て、解修正量計算部が7フZ=1x
j+ΔXの計算式におけるΔXを計算し、加算器による
解修正部がlxlにそのΔXを加算することにより解の
修正を行い、解出力部がその修正された解を出力する。
〔実施例〕
次に、本発明の実施例について図面を参照して詳細に説
明する。
第1図を参照すると、本発明の一実施例のピタゴラスの
和の計算装置は、2変数A、Bを入力し、そのピクゴラ
スの和Iτ”+B”の解2を出力する装置であり、デー
タ入力部1.大小比較部2解修正量計算部3.加算器に
よる解修正部4および解出力部5で構成されている。
第1図において、データ入力部lは、ピタゴラスの和を
計算する2変IA、Bを入力する部分であり、入力した
2変数A、Bは大小比較部2に与えられる。
大小比較部2は、データ入力部1から与えられた2変数
A、Bを比較し、その絶対値の大きい方て等しい場合を
含む)をXに、他方をyに割り当て、x、  yを解修
正量計算部3に与えると共に、Xは加算器による解修正
部4にも与える。
解修正量計算部3は、解の第1近似を最大値側χlとし
て、解Vて了−Tフ”=lxl+ΔXにおける修正量Δ
Xを計算する部分であり、本実施例ではデータ2乗比計
算部31.有理式計算部32および修正量計算部33で
構成されている。ここて、データ2乗比計算部31は、
r= (y/x)によりr(0≦r≦1)を計算する。
また、有理を最良近似によって計算量を減少させた有理
式近似式し−f (r) / g (r)  (f (
r)、 g (r)はrに対する多項式)により、t(
o≦L≦(−f”i −]、 > )を計算する。更に
、修正量計算部33は、Δχ−X1×Lの計算により、
lχlに対する修正量ΔXを計算し、加算器による解修
正部4に与える。
なお、修正量ΔXの精度を上げるために、Δx−xIX
(tXt+r)/(t+−t+2)の計算式でΔXを求
めるようにしても良い。
加算器による解修正部4は、大小比較部2からXを、解
修正蛋計算部3からΔXをそれぞれ受け、z=l x 
l+ΔXの計算をする部分であり、解出力部5は、そこ
で得られた解Zを出力する。
以上のような構成および作用によって本実施例はピタゴ
ラスの和の計算を行うものであり、解の近似値に対する
微小修正量を計算し、これを解の近似値に加算して解を
得ているので、16進内部表現でも精度の低下がなくな
る。また、従来装置のような2乗根の計算が不要となる
ので、他の計算量が増加しても全体の計算量を同程度に
することができるものである。
以上の実施例は、解修正量計算部と加算器による解修正
部との組を1つ有するものであるが、それらの組を複数
設ける構成も採用可能であり、以下、その種の実施例を
二つ挙げて説明する。
第2図を参照すると、本発明の別の実施例のビクゴラス
の和の計算装置は、第1図と同様なデータ入力部l、大
小比較部2.Δx=lxlxtでΔXを求める解修正量
計算部3.加算器による解修正部4および解出力部5に
加え、さらに加算器による解修正部4で得られたZに対
する修正量ΔZを計算する解修正量計算部6と、この解
修正量計算部6で得られた修正量ΔZによって解を修正
する加算器による解修正部7とを設けたものである。解
修正量計算部6は、i−z+Δ 2におけるΔ2を、Δ2=ZX (r−(L+2)xt
)/ (2X (t+1)21として計算する部分であ
り、加算器による解修正部7は、z=z+Δ2により、
加算器による解修正部4で得られたZをさらに修正する
部分である。なお、rは解修正量計算部3のデータ2乗
比計算部31から出力されたもの、Lは有理式計算部3
2から出力されたものである。
次に第3図を参照すると、本発明の更に別の実施例のピ
タゴラスの和の計算装置は、第1図および第2図と同様
なデータ入力部1.大小比較部2および解出力部5に加
え、解修正星;il[部8と加算器による解修正部9、
および解修正量計算部IOと加算器による解修正部11
とを有している。
最初の解修正量計算部8は、データ2乗比計算部81、
有理式計算部82および修正量計3′)0部83で構成
され、次の解修正量計算部10は、データ2乗比計算部
101.有理式計算部102および修正量計算部103
で構成されている。
最初の解修正星計算部8においては、データ2乗比計算
部81がr=(y/x)2を計1′1シ、有理式計算部
82がt=r/’(4+r)を計算し、修正量計算部8
3がΔx=2xtxlxlを計算する。そして、最初の
加算器による解修正部9が、大小比較部2から与えられ
るXと修正量計算部83から与えられるΔXとに基づい
てz=lxl+ΔXを計算すると共に、大小比較部2か
ら与えられるyと有理式計算部82から与えられるしと
に基づいてy=yxtを計算する。
次の解修正量計算部10では、v]1−〒y2−=Z+
Δ2におけるΔZを次のように計算する。先ず、データ
2乗比計算部101が、加算器による解修正部9から与
えられるy、zに基づいてr−(y/z)2を計算し、
次の有理式計算部102よって計算量を減少させた有理
式近似式L = f (r)/ g (r)  (f 
(r)、 g (r)はrに対する多項式)により、L
を計算し、修正量計算部103が、Δ2=tXzを計算
する。そして、加算器による解修正部11が、加算器に
よる解修正部9で得られたZと解修正量計算部10で得
られたΔ2とに基づい′ζ、z=z+Δ2を計算し、解
出力部5が以上のようにして得られた解2を出力する。
〔発明の効果〕
以上説明したように、本発明のビタゴラスの和の計算装
置においては、ピタゴラスの和の解の近似値に対する微
小修正量を計算し、これを解の近似値に加算して解を得
るものであり、16進内部表現でも精度低下なく解を求
めることができる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は本発
明の別の実施例のブロック図、第3図は本発明の更に別
の実施例のブロック図である。 図において、 1・・・データ人ノ〕部 2・・・大小比較部 3.6,8.10・・・解修正量計算部4.7,9.1
1・・・加算器による解修正部5・・・解出力部 本楚明の一実施例のブロック図 第1図 第2図

Claims (1)

  1. 【特許請求の範囲】  2変数データを入力するデータ入力部と、該データ入
    力部により入力した2変数データを比較し、絶対値の大
    きい方をxに、他方をyに割り当てる大小比較部と、 √(x^2+y^2)=|x|+Δxの計算式における
    Δxを計算する解修正量計算部と、 |x|+Δxの計算を行う加算器による解修正部と、 該解修正部で得られた解を出力する解出力部とを含むこ
    とを特徴とするピタゴラスの和の計算装置。
JP22242689A 1989-08-29 1989-08-29 ピタゴラスの和の計算装置 Pending JPH0384666A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22242689A JPH0384666A (ja) 1989-08-29 1989-08-29 ピタゴラスの和の計算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22242689A JPH0384666A (ja) 1989-08-29 1989-08-29 ピタゴラスの和の計算装置

Publications (1)

Publication Number Publication Date
JPH0384666A true JPH0384666A (ja) 1991-04-10

Family

ID=16782211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22242689A Pending JPH0384666A (ja) 1989-08-29 1989-08-29 ピタゴラスの和の計算装置

Country Status (1)

Country Link
JP (1) JPH0384666A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033424A (ja) * 1989-05-30 1991-01-09 Fujitsu Ten Ltd 受信機

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033424A (ja) * 1989-05-30 1991-01-09 Fujitsu Ten Ltd 受信機

Similar Documents

Publication Publication Date Title
US6055555A (en) Interface for performing parallel arithmetic and round operations
US10949168B2 (en) Compressing like-magnitude partial products in multiply accumulation
US6233597B1 (en) Computing apparatus for double-precision multiplication
JPS6347874A (ja) 算術演算装置
US5452241A (en) System for optimizing argument reduction
KR19980701802A (ko) 로그/역로그 변환기, 계산 장치 및 로그값 발생 방법
US5260889A (en) Computation of sticky-bit in parallel with partial products in a floating point multiplier unit
McNamee A comparison of methods for accurate summation
JPH0384666A (ja) ピタゴラスの和の計算装置
JP6863907B2 (ja) 演算回路
JPH0317132B2 (ja)
CN104281433A (zh) 用于计算基于数据的函数模型的模型计算单元和控制器
US5485413A (en) Multiplier utilizing the booth algorithm
US20030018678A1 (en) Higher radix multiplier with simplified partial product generator
JPH03192429A (ja) 平方根演算装置
KR100974190B1 (ko) 부동 소수점을 이용한 복소수 곱셈방법
JP3515462B2 (ja) 剰余系演算装置及び方法
JPH0251732A (ja) 浮動小数点演算器
JPH05165605A (ja) 浮動小数点乗算器及び乗算方法
RU2652450C1 (ru) Устройство вычисления модулярного произведения Монтгомери
JPS6346539A (ja) 除算回路
JPH0231226A (ja) 浮動小数点乗算回路
KR940008610B1 (ko) 고속 수렴 인자 결정 방법 및 프로세서
JP2996024B2 (ja) 乗算回路
JPS6285333A (ja) 浮動小数点乗算器丸め処理方式