JPH0384935A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0384935A JPH0384935A JP22223089A JP22223089A JPH0384935A JP H0384935 A JPH0384935 A JP H0384935A JP 22223089 A JP22223089 A JP 22223089A JP 22223089 A JP22223089 A JP 22223089A JP H0384935 A JPH0384935 A JP H0384935A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- film region
- region
- operates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、多結晶シリコンで形成した半導体装置及び
その製造方法、特にＭ Ｉ Ｓ （Ｍｅｔａｌ−１ｎｓ
ｕｌａｂｏｒ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ） トラ
ンジスタ及びその製造方法に関するものである。
その製造方法、特にＭ Ｉ Ｓ （Ｍｅｔａｌ−１ｎｓ
ｕｌａｂｏｒ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ） トラ
ンジスタ及びその製造方法に関するものである。
（従来の技術）
第２図（Ｃ）は例えばＩＥＤＭ ８８ （１ｎｔｅｒｎ
ａｔｉｏｎａｌＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ
ｍｅｅｔｉｎｇ １９８８ ）で発表された従来の
半導体装置、特に多結晶シリコンＭｉｓ トランジスタ
の例を示す断面図である。同図で、（１）は第１絶縁膜
、（２）はゲート電極として動作する第１多結晶シリコ
ン膜領域、（３）は上記第１絶縁１ｍ１（１）及び第１
多結晶シリコン膜領域（２）を覆って形成された第２絶
縁膜、（５１）、（５２）は不純物を含んだ第２多結晶
シリコン膜領域、（４１）は該第２多結晶シリコン膜領
域（５１）、 （５２）と反対の導電形式の低抵抗の第
３多結晶シリコン膜領域である。ここで、第２多結晶シ
リコン膜領域（５１）、（５２）はソース電極、ドレイ
ン電極及びこれらの各電極の配線として動作し、第３多
結晶シリコン膜領域（４１）はチャンネルとして動作す
る。
ａｔｉｏｎａｌＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ
ｍｅｅｔｉｎｇ １９８８ ）で発表された従来の
半導体装置、特に多結晶シリコンＭｉｓ トランジスタ
の例を示す断面図である。同図で、（１）は第１絶縁膜
、（２）はゲート電極として動作する第１多結晶シリコ
ン膜領域、（３）は上記第１絶縁１ｍ１（１）及び第１
多結晶シリコン膜領域（２）を覆って形成された第２絶
縁膜、（５１）、（５２）は不純物を含んだ第２多結晶
シリコン膜領域、（４１）は該第２多結晶シリコン膜領
域（５１）、 （５２）と反対の導電形式の低抵抗の第
３多結晶シリコン膜領域である。ここで、第２多結晶シ
リコン膜領域（５１）、（５２）はソース電極、ドレイ
ン電極及びこれらの各電極の配線として動作し、第３多
結晶シリコン膜領域（４１）はチャンネルとして動作す
る。
上述の多結晶シリコンＭＩＳトランジスタは次のように
して製造される。先ず第２図（ａ）に示すように第１絶
縁膜（１）上に例えば減圧ＣＶＤ（ｃｈｅｍｉｃａｌｖ
ａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ）法を用いて不純
物を含んだ多結晶シリコン膜を形成し、これを写真製版
及び蝕刻法により所望の形状にしてゲートとして動作す
る第１多結晶シリコン膜領域（２）を形成する。
して製造される。先ず第２図（ａ）に示すように第１絶
縁膜（１）上に例えば減圧ＣＶＤ（ｃｈｅｍｉｃａｌｖ
ａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ）法を用いて不純
物を含んだ多結晶シリコン膜を形成し、これを写真製版
及び蝕刻法により所望の形状にしてゲートとして動作す
る第１多結晶シリコン膜領域（２）を形成する。
次いで第１絶縁！！（１）及び第１多結晶シリコン膜領
域（２）上に絶縁膜を例えば減圧ＣＶＤ法を用いて形成
し、同様にこれを写真製版及び蝕刻法により所望の形状
にして第２絶縁１！（３）を形成する０次にこの第２絶
縁Ｍ（３）上に不純物を含んだ多結晶シリコン膜を例え
ば減圧ＣＶＤ法を用いて形成し、同様にこれを写真製版
及び蝕刻法により所望の形状にして多結晶シリコン膜（
４）を形成する。
域（２）上に絶縁膜を例えば減圧ＣＶＤ法を用いて形成
し、同様にこれを写真製版及び蝕刻法により所望の形状
にして第２絶縁１！（３）を形成する０次にこの第２絶
縁Ｍ（３）上に不純物を含んだ多結晶シリコン膜を例え
ば減圧ＣＶＤ法を用いて形成し、同様にこれを写真製版
及び蝕刻法により所望の形状にして多結晶シリコン膜（
４）を形成する。
次に第２図（ｂ）に示すように写真製版により第２図（
ａ）の多結晶シリコン膜（４）上の必要な部分をレジス
ト（６）で覆う。
ａ）の多結晶シリコン膜（４）上の必要な部分をレジス
ト（６）で覆う。
次に、上記多結晶シリコンＩｆ！ （４）のうちレジス
ト（６）で覆われていない部分に該多結晶シリコン１１
５１（４）に含まれている不純物と反対の導電形式の不
純物を例えばイオン注入技術を用いて注入し、上記多結
晶シリコンＨ（４）と反対の導電形式の低抵抗の第２多
結晶シリコン膜領域（５１）、（５２）を形成すると共
に第３多結晶シリコン膜領域（４１）を形成する。この
ようにして第２図（Ｃ）の多結晶シリコンＭＩＳトラン
ジスタが形成される。ここで、第２多結晶シリコン膜領
域（５１）、（５２）は前述のようにソース電極、ドレ
イン電極及びこれらの各電極の配線として動作し、これ
らの領域（５１）、（５２）の間に形成される第３多結
晶シリコン膜領域（４１）はチャンネルとして動作する
。
ト（６）で覆われていない部分に該多結晶シリコン１１
５１（４）に含まれている不純物と反対の導電形式の不
純物を例えばイオン注入技術を用いて注入し、上記多結
晶シリコンＨ（４）と反対の導電形式の低抵抗の第２多
結晶シリコン膜領域（５１）、（５２）を形成すると共
に第３多結晶シリコン膜領域（４１）を形成する。この
ようにして第２図（Ｃ）の多結晶シリコンＭＩＳトラン
ジスタが形成される。ここで、第２多結晶シリコン膜領
域（５１）、（５２）は前述のようにソース電極、ドレ
イン電極及びこれらの各電極の配線として動作し、これ
らの領域（５１）、（５２）の間に形成される第３多結
晶シリコン膜領域（４１）はチャンネルとして動作する
。
（発明が解決しようとする課題）
上記のような構造の従来の多結晶シリコン旧Ｓトランジ
スタにおいて、例えばトランジスタのオフ状態でのリー
ク電流を小さくするには、チャンネルとして動作する第
３多結晶シリコン膜領域（４１）の膜厚を薄くしてこの
第３多結晶シリコン膜領域（４１）の抵抗を高くする必
要があるが、上記第３多結晶シリコン膜領域（４１）の
膜厚を薄くすると、これと同一膜厚で形成される第２多
結晶シリコン膜領域（５１）、（５２）の抵抗も高くな
り、ソース電極、ドレイン電極及びこれらの各電極の配
線の抵抗か高くなって、トランジスタの総合性能が低下
するという欠点があった。
スタにおいて、例えばトランジスタのオフ状態でのリー
ク電流を小さくするには、チャンネルとして動作する第
３多結晶シリコン膜領域（４１）の膜厚を薄くしてこの
第３多結晶シリコン膜領域（４１）の抵抗を高くする必
要があるが、上記第３多結晶シリコン膜領域（４１）の
膜厚を薄くすると、これと同一膜厚で形成される第２多
結晶シリコン膜領域（５１）、（５２）の抵抗も高くな
り、ソース電極、ドレイン電極及びこれらの各電極の配
線の抵抗か高くなって、トランジスタの総合性能が低下
するという欠点があった。
この発明は、上記のような従来の半導体装置、例えば旧
Ｓトランジスタの欠点を解消することを目的としたもの
である。
Ｓトランジスタの欠点を解消することを目的としたもの
である。
（課題を解決するための手段）
この発明による半導体装置は、ソース電極及びドレイン
電極として動作する多結晶シリコン膜領域を形成した後
、チャンネルとして動作する別の多結晶シリコン膜領域
を形成して構成されている。
電極として動作する多結晶シリコン膜領域を形成した後
、チャンネルとして動作する別の多結晶シリコン膜領域
を形成して構成されている。
（作 用）
この発明によれば、ソース電極及びドレイン電極として
動作する多結晶シリコン膜領域と、チャンネルとして動
作する多結晶シリコン膜領域の各膜厚な、独立して調整
することができるから、これらの各領域の膜厚を最適の
性能をもった半導体装置が得られるようにそれぞれ任意
に設定することができる。
動作する多結晶シリコン膜領域と、チャンネルとして動
作する多結晶シリコン膜領域の各膜厚な、独立して調整
することができるから、これらの各領域の膜厚を最適の
性能をもった半導体装置が得られるようにそれぞれ任意
に設定することができる。
（実 施 例）
以下、この発明を第１図を参照して詳細に説明する。第
１図（ｅ）はこの発明によるＭＩＳトランジスタの概略
構成を示す断面図で、第１絶縁１１（１１）上には不純
物を含んだ第１多結晶シリコン膜領域（１２）と第２絶
縁膜（１３）とが形成されている。第１多結晶シリコン
膜領域（１２）はゲート電極として動作する。 （１４
ａ） 、 （１４ｂ）はそれぞれソースｘａ、ドレイン
電極及びこれらの配線として動作する不純物を含んだ第
２多結晶シリコン膜領域、 （Ｉｓ）は第３絶縁膜、（
１６）は上記第２多結晶シリコン膜領域（１４ａ） 、
（１４ｂ）と反対の導電形式の不純物を含み、チャン
ネルとして動作する膜厚の薄い第３多結晶シリコン膜領
域である。
１図（ｅ）はこの発明によるＭＩＳトランジスタの概略
構成を示す断面図で、第１絶縁１１（１１）上には不純
物を含んだ第１多結晶シリコン膜領域（１２）と第２絶
縁膜（１３）とが形成されている。第１多結晶シリコン
膜領域（１２）はゲート電極として動作する。 （１４
ａ） 、 （１４ｂ）はそれぞれソースｘａ、ドレイン
電極及びこれらの配線として動作する不純物を含んだ第
２多結晶シリコン膜領域、 （Ｉｓ）は第３絶縁膜、（
１６）は上記第２多結晶シリコン膜領域（１４ａ） 、
（１４ｂ）と反対の導電形式の不純物を含み、チャン
ネルとして動作する膜厚の薄い第３多結晶シリコン膜領
域である。
次に、第１図（ｅ）に示すこの発明の１ｉｆｔｓ トラ
ンジスタの製造方法を説明する。先ず第１図（ａ）に示
すように第１絶縁１１！（１１）上に例えば減圧ＣＶＤ
法を用いて不純物を含んだ多結晶シリコン膜を形成し、
これを写真製版と蝕刻法により所望の形状にしてゲート
として動作する第１多結晶シリコン展領域（１２）を形
成する０次に、第１絶縁５（１１）及び第１多結晶シリ
コン膜領域（１２）上に例えば減圧ＣＶＤ法を用いて絶
縁膜を形成し、これを写真製版と蝕刻法により所望の形
状にして第２絶縁Ｉｌｌ （１３）を形成する。第２絶
縁！１（１３）上に例えば減圧ＣＶＤ法を用いて不純物
を含んだ多結晶シリコン膜を形威し、同じくこれを写真
製版と蝕刻法により所望の形状にして第２多結晶シリコ
ン膜領域（１４ａ）、（１４ｂ）を形成するための多結
晶シリコンＩＩ（１４）を形威する。さらにこの多結晶
シリコンＨＣｌ４）上に絶縁膜を例えば減圧ＣＶＤ法を
用いて形成し、写真製版と蝕刻法により所望の形状にし
て＄３絶縁膜（１５）を形威する。
ンジスタの製造方法を説明する。先ず第１図（ａ）に示
すように第１絶縁１１！（１１）上に例えば減圧ＣＶＤ
法を用いて不純物を含んだ多結晶シリコン膜を形成し、
これを写真製版と蝕刻法により所望の形状にしてゲート
として動作する第１多結晶シリコン展領域（１２）を形
成する０次に、第１絶縁５（１１）及び第１多結晶シリ
コン膜領域（１２）上に例えば減圧ＣＶＤ法を用いて絶
縁膜を形成し、これを写真製版と蝕刻法により所望の形
状にして第２絶縁Ｉｌｌ （１３）を形成する。第２絶
縁！１（１３）上に例えば減圧ＣＶＤ法を用いて不純物
を含んだ多結晶シリコン膜を形威し、同じくこれを写真
製版と蝕刻法により所望の形状にして第２多結晶シリコ
ン膜領域（１４ａ）、（１４ｂ）を形成するための多結
晶シリコンＩＩ（１４）を形威する。さらにこの多結晶
シリコンＨＣｌ４）上に絶縁膜を例えば減圧ＣＶＤ法を
用いて形成し、写真製版と蝕刻法により所望の形状にし
て＄３絶縁膜（１５）を形威する。
次に、第１図（ｂ）に示すようにｉ３絶縁膜（１５）上
の必要な部分のみをレジスト（１７）で覆う。
の必要な部分のみをレジスト（１７）で覆う。
次に第１図（ｃ）に示すように蝕刻法を用いて第３絶縁
ＩＩＩ（Ｉｓ）及び多結晶シリコンＩＩＩ （１４）の
不要部分を除去して開口（１９）を形威する。開口（１
９）の形成と同時に上記多結晶シリコン膜（１４）から
ソース電極、ドレイン電極及びこれらの各電極の配線と
して動作する第２多結晶シリコン膜領域（１４ａ） 。
ＩＩＩ（Ｉｓ）及び多結晶シリコンＩＩＩ （１４）の
不要部分を除去して開口（１９）を形威する。開口（１
９）の形成と同時に上記多結晶シリコン膜（１４）から
ソース電極、ドレイン電極及びこれらの各電極の配線と
して動作する第２多結晶シリコン膜領域（１４ａ） 。
（１４ｂ）が形成される。その後レジスト（１７）を除
去する。
去する。
次に、第１図（ｄ）に示すように開口（１９）内及び第
３絶縁ＩＩ（Ｉｓ）上に、第２多結晶シリコン膜領域（
１４ａ） 、 （１４ｂ）が含んでいる不純物と反対の
導電形式の不純物を含んだ多結晶シリコン！Ｉ（２０）
を例えばＣＶＤ法を用いて上記第２多結晶シリコン膜領
域（１４ａ） 、 （１４ｂ）の膜厚よりも薄く形威す
る。モして該多結晶シリコンＭ （２０）上に写真製版
によりその必要な部分のみレジスト（１８）で覆う。
３絶縁ＩＩ（Ｉｓ）上に、第２多結晶シリコン膜領域（
１４ａ） 、 （１４ｂ）が含んでいる不純物と反対の
導電形式の不純物を含んだ多結晶シリコン！Ｉ（２０）
を例えばＣＶＤ法を用いて上記第２多結晶シリコン膜領
域（１４ａ） 、 （１４ｂ）の膜厚よりも薄く形威す
る。モして該多結晶シリコンＭ （２０）上に写真製版
によりその必要な部分のみレジスト（１８）で覆う。
最後に、蝕刻法により多結晶シリコン膜（２０）の不要
部分を除去し、さらにレジスト（１８）を除去してチャ
ンネルとして動作する第３多結晶シリコン膜領域（１６
）を形威し、第１図（ｅ）に示すこの発明のＭＩＳ ト
ランジスタが得られる。
部分を除去し、さらにレジスト（１８）を除去してチャ
ンネルとして動作する第３多結晶シリコン膜領域（１６
）を形威し、第１図（ｅ）に示すこの発明のＭＩＳ ト
ランジスタが得られる。
上記の製造方法では、第２多結晶シリコン膜領域（１４
ａ） 、 （１４ｂ） 、第３多結晶シリコン膜領域（
１６）は不純物を含んだ多結晶シリコン膜により形成す
るものとして説明したが、不純物を含まない多結晶シリ
コン膜を形成した後イオン注入法により必要な導電形式
の多結晶シリコン膜領域を形成する不純物を注入しても
よい、また、各多結晶シリコン膜、絶縁膜の形成方法と
して前述の減圧ＣＶＤ法以外の方法を採用することもで
きる。
ａ） 、 （１４ｂ） 、第３多結晶シリコン膜領域（
１６）は不純物を含んだ多結晶シリコン膜により形成す
るものとして説明したが、不純物を含まない多結晶シリ
コン膜を形成した後イオン注入法により必要な導電形式
の多結晶シリコン膜領域を形成する不純物を注入しても
よい、また、各多結晶シリコン膜、絶縁膜の形成方法と
して前述の減圧ＣＶＤ法以外の方法を採用することもで
きる。
（発明の効果）
以上のように、この発明によれば、Ｍｉｓ トランジス
タのソース電極及びドレイン電極として動作する第２多
結晶シリコン膜領域（１４ａ）、（１４ｂ） 、チャン
ネルとして動作する第３多結晶シリコン膜領域（１６）
の厚みを別々に制御することが、できるから、オフ状態
でのリーク電流が小さく、しかもソース電極、ドレイン
電極及びこれらの各電極の配線の抵抗が低い総合性能の
優れた旧Ｓトランジスタを提供することができる。
タのソース電極及びドレイン電極として動作する第２多
結晶シリコン膜領域（１４ａ）、（１４ｂ） 、チャン
ネルとして動作する第３多結晶シリコン膜領域（１６）
の厚みを別々に制御することが、できるから、オフ状態
でのリーク電流が小さく、しかもソース電極、ドレイン
電極及びこれらの各電極の配線の抵抗が低い総合性能の
優れた旧Ｓトランジスタを提供することができる。
第１図（ａ）乃至第１図（ｅ）はこの発明による半導体
装置の製造方法を説明する概略断面図、第２図（ａ）乃
至第２図（Ｃ）は従来の半導体装置の製造方法を説明す
る概略断面図である。 （１１）・・・第１絶縁膜、（１２）・・・第１多結晶
シリコン膜領域、（１３）−−−第２絶縁膜、（１４ａ
）、（１４ｂ）・・・第２多結晶シリコン膜領域、 （
１５）・・・第３絶縁膜、 （１６）・・・第３多結晶
シリコン膜領域。
装置の製造方法を説明する概略断面図、第２図（ａ）乃
至第２図（Ｃ）は従来の半導体装置の製造方法を説明す
る概略断面図である。 （１１）・・・第１絶縁膜、（１２）・・・第１多結晶
シリコン膜領域、（１３）−−−第２絶縁膜、（１４ａ
）、（１４ｂ）・・・第２多結晶シリコン膜領域、 （
１５）・・・第３絶縁膜、 （１６）・・・第３多結晶
シリコン膜領域。
Claims (2)
- （１）第１絶縁膜上に形成されたゲートとして動作する
第１多結晶シリコン膜領域と、該第１多結晶シリコン膜
領域上に第２絶縁膜を介して形成されたソース電極及び
ドレイン電極として動作する第２多結晶シリコン膜領域
、及びチャンネルとして動作する第３多結晶シリコン膜
領域とを具備し、上記第２多結晶シリコン膜領域と第３
多結晶シリコン膜領域とはそれぞれの膜厚が各別に設定
されて形成されていることを特徴とする半導体装置。 - （２）第１絶縁膜上にゲートとして動作する第１多結晶
シリコン膜領域を形成する工程と、該第１多結晶シリコ
ン膜領域上に第２絶縁膜を介して多結晶シリコン膜を形
成し、その上記ゲートとして動作する上記第１多結晶シ
リコン膜領域に対向する部分を含む所定部分を除去して
ソース電極及びドレイン電極として動作する第２多結晶
シリコン膜領域を形成すると共に上記所定部分に開口部
を形成する工程と、上記開口部にチャンネルとして動作
する第３多結晶シリコン膜領域を形成する工程とからな
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22223089A JPH0384935A (ja) | 1989-08-29 | 1989-08-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22223089A JPH0384935A (ja) | 1989-08-29 | 1989-08-29 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0384935A true JPH0384935A (ja) | 1991-04-10 |
Family
ID=16779157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22223089A Pending JPH0384935A (ja) | 1989-08-29 | 1989-08-29 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0384935A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965098A (en) * | 1988-07-19 | 1990-10-23 | Toyota Jidosha Kabushiki Kaisha | Two-tone paint film |
-
1989
- 1989-08-29 JP JP22223089A patent/JPH0384935A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965098A (en) * | 1988-07-19 | 1990-10-23 | Toyota Jidosha Kabushiki Kaisha | Two-tone paint film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0793442B2 (ja) | 積層薄膜トランジスター及びその製造方法 | |
| GB2151847A (en) | Semiconductor device with metal silicide layer and fabrication process thereof. | |
| JP2965283B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2796249B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH0384935A (ja) | 半導体装置及びその製造方法 | |
| JP3131850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2759153B2 (ja) | 薄膜ｅ▲上２▼ｐｒｏｍおよびその製造方法 | |
| JP3015425B2 (ja) | 半導体装置の製造方法 | |
| JP2669399B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61201475A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH11238872A (ja) | 半導体装置 | |
| JPH0417370A (ja) | 薄膜トランジスタ | |
| JP3163684B2 (ja) | 半導体装置及びその製造方法 | |
| JP2880892B2 (ja) | 半導体装置の製造方法 | |
| JPS6235569A (ja) | Ｍｉｓ型トランジスタ及びその製造方法 | |
| JP2983963B2 (ja) | 半導体装置 | |
| JP2994944B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0529624A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04307941A (ja) | 薄膜トランジスタの製造方法 | |
| JP2744797B2 (ja) | 薄膜トランジスタ | |
| JPH05110103A (ja) | 半導体装置 | |
| JPH04338650A (ja) | 半導体装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS62291066A (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH0565063B2 (ja) |