JPH039057Y2 - - Google Patents
Info
- Publication number
- JPH039057Y2 JPH039057Y2 JP7843882U JP7843882U JPH039057Y2 JP H039057 Y2 JPH039057 Y2 JP H039057Y2 JP 7843882 U JP7843882 U JP 7843882U JP 7843882 U JP7843882 U JP 7843882U JP H039057 Y2 JPH039057 Y2 JP H039057Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- reset
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 230000007423 decrease Effects 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 1
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Sources (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案はマイクロコンピユータ応用装置におけ
る停電処理回路に関する。
る停電処理回路に関する。
従来の停電処理回路は、構成を第１図ａおよび
動作を第１図ｂにそれぞれ示すように、マイクロ
コンピユータ応用装置の電源部からの停電検出信
号POWが図示されない中央制御部に停電を知ら
せる（時刻T11）と共に、入力に応答して一定時
間のパルスを出力するモノステーブルマルチバイ
ブレータ回路１０を起動し、中央制御部の停電処
理プログラムが動作完了するまでの時間（P1＝
時刻T12−T11）、この装置の各部にリセツト信
号RSTを送出するリセツト回路１２に対して、
停電検出信号POWのAND（アンド）機能ゲート
回路１３およよびOR（オア）機能ゲート回路１
４を介した入力を禁止するように動作する。モノ
ステーブルマルチバイブレータ回路１０の前記一
定パルスで定められた禁止時間P1経過後、停電
検出信号POWが継続していれば、リセツト回路
１２が起動し電源復旧後の再動作にそなえて装置
側はリセツト状態を保持し停電が復旧して停電検
出信号POWが消滅しても（時刻T13）、装置の再
動作が確実に行なわれるよう一定時間（P2＝時
刻T14−T13）リセツト信号を送出し続ける。
動作を第１図ｂにそれぞれ示すように、マイクロ
コンピユータ応用装置の電源部からの停電検出信
号POWが図示されない中央制御部に停電を知ら
せる（時刻T11）と共に、入力に応答して一定時
間のパルスを出力するモノステーブルマルチバイ
ブレータ回路１０を起動し、中央制御部の停電処
理プログラムが動作完了するまでの時間（P1＝
時刻T12−T11）、この装置の各部にリセツト信
号RSTを送出するリセツト回路１２に対して、
停電検出信号POWのAND（アンド）機能ゲート
回路１３およよびOR（オア）機能ゲート回路１
４を介した入力を禁止するように動作する。モノ
ステーブルマルチバイブレータ回路１０の前記一
定パルスで定められた禁止時間P1経過後、停電
検出信号POWが継続していれば、リセツト回路
１２が起動し電源復旧後の再動作にそなえて装置
側はリセツト状態を保持し停電が復旧して停電検
出信号POWが消滅しても（時刻T13）、装置の再
動作が確実に行なわれるよう一定時間（P2＝時
刻T14−T13）リセツト信号を送出し続ける。
中央制御部の停電処理中に電源が復旧した場合
は、停電検出信号POWが消滅してリセツト回路
１２が起動しなくなることを防止するため、モノ
ステーブルマルチバイブレータ回路１０の動作終
了によつて起動されリセツト回路を起動するのに
充分な程度の短かい単発パルスを発生する単発パ
ルス発勢回路１１を配し、その出力信号によつて
リセツト回路１２を自動的に起動し前記一定時間
P2の間リセツト信号を送出して装置をリセツト
し再動作を開始させる。
は、停電検出信号POWが消滅してリセツト回路
１２が起動しなくなることを防止するため、モノ
ステーブルマルチバイブレータ回路１０の動作終
了によつて起動されリセツト回路を起動するのに
充分な程度の短かい単発パルスを発生する単発パ
ルス発勢回路１１を配し、その出力信号によつて
リセツト回路１２を自動的に起動し前記一定時間
P2の間リセツト信号を送出して装置をリセツト
し再動作を開始させる。
前記リセツト回路１２は、上述したようにOR
機能ゲート回路１４の出力信号の立上りに応答し
てリセツト信号を出力し、前記回路１４の出力信
号が消滅してもさらに一定時間リセツト信号を出
力する機能を有する回路であり、マイクロコンピ
ユータ回路で通常使用されている手動操作可能な
リセツト回路で構成できる（例えば、昭和56年５
月20日(株)オーム社発行「図解マイクロコンピユー
タＺ−80の使い方」第48頁〜第49頁参照）。
機能ゲート回路１４の出力信号の立上りに応答し
てリセツト信号を出力し、前記回路１４の出力信
号が消滅してもさらに一定時間リセツト信号を出
力する機能を有する回路であり、マイクロコンピ
ユータ回路で通常使用されている手動操作可能な
リセツト回路で構成できる（例えば、昭和56年５
月20日(株)オーム社発行「図解マイクロコンピユー
タＺ−80の使い方」第48頁〜第49頁参照）。
この様に、モノステーブルマルチバイブレータ
回路１０および単発パルス発生回路１１は中央制
御部の停電処理動作時間に密接な関係を持つた
め、一台毎に精密な調整確認が必要であり、また
単発パルス発生回路１１もリセツト回路１２を起
動するに必要な最低パルス幅を確保するため、一
台毎に回路設定条件の調整が必要があり、長期に
わたつて無保守で安定に動作させることが困難で
ある。
回路１０および単発パルス発生回路１１は中央制
御部の停電処理動作時間に密接な関係を持つた
め、一台毎に精密な調整確認が必要であり、また
単発パルス発生回路１１もリセツト回路１２を起
動するに必要な最低パルス幅を確保するため、一
台毎に回路設定条件の調整が必要があり、長期に
わたつて無保守で安定に動作させることが困難で
ある。
本考案の目的は、中央制御部からの停電処理動
作の終了を示す信号に応答してリセツト回路を起
動させることにより、中央制御部の停電処理動作
中のガード時間設定のために厳密な調整および確
認を必要とする回路を除去し、長期にわたつて安
定に動作する停電処理回路を提供することにあ
る。
作の終了を示す信号に応答してリセツト回路を起
動させることにより、中央制御部の停電処理動作
中のガード時間設定のために厳密な調整および確
認を必要とする回路を除去し、長期にわたつて安
定に動作する停電処理回路を提供することにあ
る。
本考案の停電処理回路は、電源からの停電検出
信号を保持し、中央制御部のイニシヤライズリセ
ツト信号により出力反転をなす第１の状態保持回
路と；この回路の出力により開閉されて前記停電
検出信号を保持状態で通過させず反転状態で通過
させる第１のゲート回路と；中央制御部からの停
電処理プログラムの終了信号を保持し、前記イニ
シヤライズリセツト信号により出力反転をなす第
２の状態保持回路と；この回路出力と前記第１の
ゲート回路出力とを論理和する第２のゲート回路
出力と；その出力信号によつて起動される前記イ
ニシヤライズリセツト信号の送出回路と；から構
成されることを特徴とする。
信号を保持し、中央制御部のイニシヤライズリセ
ツト信号により出力反転をなす第１の状態保持回
路と；この回路の出力により開閉されて前記停電
検出信号を保持状態で通過させず反転状態で通過
させる第１のゲート回路と；中央制御部からの停
電処理プログラムの終了信号を保持し、前記イニ
シヤライズリセツト信号により出力反転をなす第
２の状態保持回路と；この回路出力と前記第１の
ゲート回路出力とを論理和する第２のゲート回路
出力と；その出力信号によつて起動される前記イ
ニシヤライズリセツト信号の送出回路と；から構
成されることを特徴とする。
第２図を参照すると、本考案の一実施例は、第
１の状態保持回路20と、AND機能ゲート回路
（第１のゲート回路）２１と、OR機能ゲート回
路（第２のゲート回路）２２と、リセツト回路２
３と、第２の状態保持回路２４とを備えている。
リセツト回路２３は第１図ａおよびｂで説明した
リセツト回路１２と同じ回路で構成できる。
１の状態保持回路20と、AND機能ゲート回路
（第１のゲート回路）２１と、OR機能ゲート回
路（第２のゲート回路）２２と、リセツト回路２
３と、第２の状態保持回路２４とを備えている。
リセツト回路２３は第１図ａおよびｂで説明した
リセツト回路１２と同じ回路で構成できる。
第３図も合せて参照して、停電発生時の動作に
ついて説明する。時刻T1において、停電検出信
号POWが入力されると第１の状態保持回路２０
で保持される。この状態保持回路２０は図示され
ない中央制御部（CPU）の停電処理プログラム
起動のための割込み信号IRPをCPUへ送出する。
一方、状態保持回路２０の出力信号はAND機能
ゲート回路２１へも送られてこの回路２１の出力
を禁止し、停電検出信号POWがOR機能ゲート回
路２２を介してリセツト回路２３に入力されるの
を禁止する。CPUが停電処理プログラムの実行
を終了し、あらかじめ決められた命令（OUT命
令またはメモリライト命令等）を実行すると、時
刻T2において動作終了信号ENDが第２の状態保
持回路２４に入力され保持される。この状態保持
回路２４の出力はOR機能ゲート回路２２に送出
され、先のAND機能ゲート回路２１の出力信号
との論理和をとつた信号がリセツト回路２３に送
出される。リセツト回路２３はこの論理和信号が
入力されるとただちにリセツト信号RSTをCPU
に出力する。（時刻T2）。また、リセツト信号
RSTは第１および第２の状態保持回路２０，２
４に送られる。これにより、停電検出信号POW
を禁止していたAND機能ゲート回路２１の禁止
条件が解除される一方、第２の状態保持回路２４
からのリセツト回路駆動信号は消滅する。リセツ
ト回路２３が起動された時点で停電状態が継続し
ている場合は、AND機能ゲート回路２１および
ORゲート回路２２を通して停電検出信号POWが
リセツト回路２３に入力されるため、停電検出信
号POWが消滅する（時刻T3）まで、リセツト回
路２３の動作が延長されるので、電源が復旧する
まで装置はリセツト状態を保持する（時刻T4）。
すなわち、OR機能ゲート回路２２の出力に応答
してリセツト回路２３が出力するリセツト信号
RSTの最小パルス幅はＴ＝T4−T3であり、これ
は装置の再動作が確実に行われるように決定され
ている。ここで、リセツト回路２３はOR機能ゲ
ート回路２２の出力の反転（時刻T2）で動作を
開始しリセツト信号RSTを送出し始め、この回
路２２の出力がさらに反転しても（時刻T3）、上
記一定時間Ｔの間はリセツト信号RSTは送出さ
れる。すなわち、第３図においては、リセツト信
号RSTのうち、時刻T2からT3のパルスはリセツ
ト回路２３の動作延長部分であり、停電検出信号
POWが消滅した時刻T3からT4が上述の本来の
リセツトパルス幅である。
ついて説明する。時刻T1において、停電検出信
号POWが入力されると第１の状態保持回路２０
で保持される。この状態保持回路２０は図示され
ない中央制御部（CPU）の停電処理プログラム
起動のための割込み信号IRPをCPUへ送出する。
一方、状態保持回路２０の出力信号はAND機能
ゲート回路２１へも送られてこの回路２１の出力
を禁止し、停電検出信号POWがOR機能ゲート回
路２２を介してリセツト回路２３に入力されるの
を禁止する。CPUが停電処理プログラムの実行
を終了し、あらかじめ決められた命令（OUT命
令またはメモリライト命令等）を実行すると、時
刻T2において動作終了信号ENDが第２の状態保
持回路２４に入力され保持される。この状態保持
回路２４の出力はOR機能ゲート回路２２に送出
され、先のAND機能ゲート回路２１の出力信号
との論理和をとつた信号がリセツト回路２３に送
出される。リセツト回路２３はこの論理和信号が
入力されるとただちにリセツト信号RSTをCPU
に出力する。（時刻T2）。また、リセツト信号
RSTは第１および第２の状態保持回路２０，２
４に送られる。これにより、停電検出信号POW
を禁止していたAND機能ゲート回路２１の禁止
条件が解除される一方、第２の状態保持回路２４
からのリセツト回路駆動信号は消滅する。リセツ
ト回路２３が起動された時点で停電状態が継続し
ている場合は、AND機能ゲート回路２１および
ORゲート回路２２を通して停電検出信号POWが
リセツト回路２３に入力されるため、停電検出信
号POWが消滅する（時刻T3）まで、リセツト回
路２３の動作が延長されるので、電源が復旧する
まで装置はリセツト状態を保持する（時刻T4）。
すなわち、OR機能ゲート回路２２の出力に応答
してリセツト回路２３が出力するリセツト信号
RSTの最小パルス幅はＴ＝T4−T3であり、これ
は装置の再動作が確実に行われるように決定され
ている。ここで、リセツト回路２３はOR機能ゲ
ート回路２２の出力の反転（時刻T2）で動作を
開始しリセツト信号RSTを送出し始め、この回
路２２の出力がさらに反転しても（時刻T3）、上
記一定時間Ｔの間はリセツト信号RSTは送出さ
れる。すなわち、第３図においては、リセツト信
号RSTのうち、時刻T2からT3のパルスはリセツ
ト回路２３の動作延長部分であり、停電検出信号
POWが消滅した時刻T3からT4が上述の本来の
リセツトパルス幅である。
また、停電が復旧せずに継続した場合は、第４
図に示すように電源電圧の低下（時刻T5）にし
たがつて各出力信号が低下し、各回路の動作保証
電圧以下になると、その動作は保証されなくな
る。すなわち、停電発生後、時刻T5まではバツ
クアツプ電源で正常に動作しているが、この時刻
T5を過ぎるとバツクアツプ電源の電圧が低下し
てこのような状態となる。しかしながら、停電復
旧後に必要なデータ等はすでに割込み信号IRPに
より起動された停電処理プログラムによつてバツ
クアツプされている。このあと、電源電圧が各回
路の動作保証電圧まで回復すると、電源が完全に
復旧するまで装置はリセツト状態を保持する。
図に示すように電源電圧の低下（時刻T5）にし
たがつて各出力信号が低下し、各回路の動作保証
電圧以下になると、その動作は保証されなくな
る。すなわち、停電発生後、時刻T5まではバツ
クアツプ電源で正常に動作しているが、この時刻
T5を過ぎるとバツクアツプ電源の電圧が低下し
てこのような状態となる。しかしながら、停電復
旧後に必要なデータ等はすでに割込み信号IRPに
より起動された停電処理プログラムによつてバツ
クアツプされている。このあと、電源電圧が各回
路の動作保証電圧まで回復すると、電源が完全に
復旧するまで装置はリセツト状態を保持する。
また、第５図に示すように、リセツト回路２３
が起動された時点（時刻T2）において、電源が
すでに復旧し、停電検出信号が消滅している（時
刻T6）場合には、前記リセツト回路２３の動作
終了後、装置は動作を開始する（時刻T7）。すな
わち、リセツト回路２３はOR機能ゲート回路２
２が出力する短かいパルス（時刻T2）に応答し
て、上述の最小パルス幅Ｔ（＝T7−T2）のリセ
ツト信号RSTを出力する。
が起動された時点（時刻T2）において、電源が
すでに復旧し、停電検出信号が消滅している（時
刻T6）場合には、前記リセツト回路２３の動作
終了後、装置は動作を開始する（時刻T7）。すな
わち、リセツト回路２３はOR機能ゲート回路２
２が出力する短かいパルス（時刻T2）に応答し
て、上述の最小パルス幅Ｔ（＝T7−T2）のリセ
ツト信号RSTを出力する。
なお、ここで第２の状態保持回路２４はCPU
は内蔵されているステータス表示信号出力（たと
えば、8080系CPUのHLT命令等）を動作終了信
号ENDとして代用してもかまわないし、割込み
信号IRPとしては停電検出信号POWをそのまま
転送使用しても同様に実施できる。
は内蔵されているステータス表示信号出力（たと
えば、8080系CPUのHLT命令等）を動作終了信
号ENDとして代用してもかまわないし、割込み
信号IRPとしては停電検出信号POWをそのまま
転送使用しても同様に実施できる。
以上説明したように、本考案によれば、中央制
御部からの停電処理動作の終了信号により、リセ
ツト信号を送出して再動作開始を指示することに
より、中央制御部の停電処理動作時間を保証する
ために厳密な回路調整等を不要とし、長期間安定
に動作する停電処理回路が得られる。また、この
ような本考案によれば停電処理プログラムの動作
可能時間が電源の出力電圧保持時間にのみ影響さ
れるだけなので停電処理プログラムを容易に変更
および設定することも可能にする。
御部からの停電処理動作の終了信号により、リセ
ツト信号を送出して再動作開始を指示することに
より、中央制御部の停電処理動作時間を保証する
ために厳密な回路調整等を不要とし、長期間安定
に動作する停電処理回路が得られる。また、この
ような本考案によれば停電処理プログラムの動作
可能時間が電源の出力電圧保持時間にのみ影響さ
れるだけなので停電処理プログラムを容易に変更
および設定することも可能にする。
第１図ａは従来の停電処理回路の一例を示す構
成図、第１図ｂは第１図の動作を説明するタイム
チヤート、第２図は本考案の一実施例の構成図、
第３図は同実施例において途中で停電が復旧した
場合のタイムチヤート、第４図は同実施例におい
て停電が継続した場合のタイムチヤート、第５図
は同実施例において停電検出後すぐに復旧した場
合のタイムチヤートである。 ２０……第１の状態保持回路、２１……AND
機能ゲート回路、２２……OR機能ゲート回路、
２３……リセツト回路、２４……第２の状態保持
回路。
成図、第１図ｂは第１図の動作を説明するタイム
チヤート、第２図は本考案の一実施例の構成図、
第３図は同実施例において途中で停電が復旧した
場合のタイムチヤート、第４図は同実施例におい
て停電が継続した場合のタイムチヤート、第５図
は同実施例において停電検出後すぐに復旧した場
合のタイムチヤートである。 ２０……第１の状態保持回路、２１……AND
機能ゲート回路、２２……OR機能ゲート回路、
２３……リセツト回路、２４……第２の状態保持
回路。
Claims (1)
- 電源からの停電検出信号を保持し、中央制御部
のイニシヤライズリセツト信号により出力反転を
なす第１の状態保持回路と；この回路の出力によ
り開閉されて前記停電検出信号を保持状態で通過
させず反転状態で通過させる第１のゲート回路
と；中央制御部からの停電処理プログラムの終了
信号を保持し、前記イニシヤライズリセツト信号
により出力反転をなす第２の状態保持回路と；こ
の回路出力と前記第１のゲート回路出力とを論理
和する第２のゲート回路と；その出力信号によつ
て起動される前記イニシヤライズリセツト信号の
送出回路と；から構成されることを特徴とする停
電処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7843882U JPS58183539U (ja) | 1982-05-28 | 1982-05-28 | 停電処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7843882U JPS58183539U (ja) | 1982-05-28 | 1982-05-28 | 停電処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58183539U JPS58183539U (ja) | 1983-12-07 |
| JPH039057Y2 true JPH039057Y2 (ja) | 1991-03-07 |
Family
ID=30087645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7843882U Granted JPS58183539U (ja) | 1982-05-28 | 1982-05-28 | 停電処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58183539U (ja) |
-
1982
- 1982-05-28 JP JP7843882U patent/JPS58183539U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58183539U (ja) | 1983-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59200327A (ja) | 周辺装置の制御方式 | |
| KR960035229A (ko) | 컴퓨터 시스템 및 그 제어 방법 | |
| CN107111526A (zh) | 看门狗定时器 | |
| CN102035960B (zh) | 节电处理装置、节电处理方法和图像形成装置 | |
| JPH039057Y2 (ja) | ||
| JP2785997B2 (ja) | 情報処理装置の電源投入，切断制御方法 | |
| JPS6073753A (ja) | マイクロプロセツサの暴走処理方式 | |
| JP2830216B2 (ja) | スタンバイ回路 | |
| JPH0431620Y2 (ja) | ||
| JP5181583B2 (ja) | 画像処理装置 | |
| JPH0431621Y2 (ja) | ||
| JPH037963B2 (ja) | ||
| JPS6133201B2 (ja) | ||
| JPS60124734A (ja) | Ｃｐｕに対する割込み処理装置 | |
| JPS62209604A (ja) | 情報処理システムの電源切断方式 | |
| JPS6333806B2 (ja) | ||
| JPS5850409Y2 (ja) | 情報処理装置 | |
| JPH0316656B2 (ja) | ||
| JPS62212741A (ja) | 電源制御方式 | |
| JPH0444987B2 (ja) | ||
| JPH0786794B2 (ja) | 停電制御回路 | |
| JPH04320511A (ja) | マイクロコンピュータシステム | |
| JPS6355601A (ja) | ウオツチドツグタイマ回路 | |
| JPH07104800B2 (ja) | プログラム評価装置 | |
| JP2003131753A (ja) | Ｃｐｕ動作クロックの間欠動作モード切替方式 |