JPH0390946A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野１ この発明は、例えば複数のスタック領域を用いる計３ｆ
、機システムの記憶装置に関するものである。

特に、あらかじめ設定された領域へのアクセスを検出で
きる記憶装置に関するものである６［従来の技術］ 記憶装置を用いた処理装置では、特に記憶装置内に１ケ
所以」二のスタック領域を設定して行う処理において、
記憶装置へのアクセス・が、ある領域内であるか否かを
チエツクすることが必要となる。

このチエツク機能を実現するため従来装置では、記憶装
置を制御する側の問題として、記憶保護機構などのハー
ドウェア的な手法、あるいは、アクセス毎に記憶番地の
チエツクを行うソフトウェア的な手法によって領域のチ
エツクをしている。

記憶装置を使用する処理装置として典型的な計ｘ機シス
テムでは、任意領域に対する領域検出の８１能は特に設
けられていないものの、例えば、「新宅子計算機概論」
二宮昭−編、昭和６０年６月２５日オーム社刊、第４５
頁〜第５５頁において列挙されている（多重）仮想記憶
方式、境界レジスタ方式、保護ビット方式、保護キ一方
式、リング保護方式、資格アドレス方式などの方法によ
って記憶の保護を実現しており、これらの方式の機能を
利用し、使用を許可されていない領域へのアクセスをエ
ラーとして検出する方法により、領域のチエツクを行っ
ている。

「発明が解決しようとする課題］ ］二連したような従来の記憶装置では、それを制御する
側の記憶保護の問題として扱っているため、仮想記憶方
式、保護ビット方式、保護キ一方式、リング保護方式、
資格アクセス方式などの方法では、複雑で規模の大きい
回路を要し、通常、細かい領域の検出ができないという
問題点があった。

また、境界レジスタ方式では、領域毎に境界レジスタが
必要なため、いくつもの領域について領域検出する場合
、検出のための回路規模が大きくなるという問題点があ
った。

さらに、ソフトウェアによって領域検出を行う場合では
、記憶装置のアクセスが行われる度にチエツク操作が必
要となるため、これがオーバーヘッドとなり実行性能が
低下するという問題があった。

この発明は、上述した問題点を解決するためになされた
もので、あらかじめ設定された任意箇所、任意幅の領域
に対するアクセスを検出することができる記憶装置を得
ることを目的とする。

［課題を解決するための手段］ この発明に係る記憶装置は、以下に述べるような手段を
備えたものである。

（ｉ）、記憶素子の所定記憶単位に対応して複数の領域
が設けられており検出領域と非検出領域とに定義されて
いる領域定義メモリ。

（ｉｉ）、この領域定義メモリの内容に基づいてアクセ
スされた領域が上記検出領域か非検出領域かを判定する
制御回路。

「作用］ この発明においては、制御回路によって、記憶素子の所
定記憶単位に対応して複数の領域が設けられており、検
出領域と非検出領域とに定義されている領域定義メモリ
の内容に基づいて、アクセスされた領域が上記検出領域
か非検出領域かが判定される。

［実施例］ この発明の実施例の構成を第１図を参照しながら説明す
る。

第１図は、この発明の一実施例を示すブロック図である
。

第１図において、この発明の一実施例は、番地入力信号
用、制御情報入力信号用、データ入出力信号用及び状態
情報出力信号用の信号線（１）、（２〉、（３）及び（
４）によりｔ′て計算機本体にｔ１続された制御回路（
５）と、入力側が番地信号用の信号線（８）によって制
御回路（５）に接続されかつ出力側が領域判定信号用の
信号線（１１）によって制御回路（５）に接続された領
域定義メモリ（６）と、番地信号用、制御信号用及びデ
ータ信号用の信号線（８）、（９）及び（１０）によっ
て制御回路（５）に接続された記憶素子（７）とから構
成されている。

なお、領域定義メモリ（６）は、−度に１ビツトの読み
たしが行えるメモリで、読みだし専用の半導体メモリ（
ＲＯＭ＞によって構成される。記憶素子（７〉は、読み
だし、書き込み可能な半導体メモリ（ＲＡＭ）によって
構成される。

つぎに、上述した実施例の動作を説明する。

この発明の一実施例は、制御回路（５）により、計算機
本体からの番地入力信号Ａ及び制御情報入力信号Ｂを受
け、アクセス終了などの事項を示す状態情報出力信号ｎ
を出力して応答する。また、制御回路（５）により、計
算機本体から読み書きされるデータＣを受は渡しする。

制御回路（５）は、計算機本体からの番地入力信号Ａ及
び制御情報入力信号Ｂに従って、番地信号Ｅ及び制御信
号Ｆを記憶素子（７）に送り、データ信号Ｇを介してア
クセスを行う。同時に、番地信号Ｅを領域定義メモリ（
６）にも送り、領域定義メモリ（６）の読みだしを行う
。

この領ＩＬ（Ｉｆ定義メモリ（６）には、あらかじめア
クセスを検出すべき領域に対応した番地に１°゛が、そ
の他の領域に“０”が書き込まれているちのとする。

領域定義メモリ（６）は、記憶素子（７）と番地信号Ｅ
を共有するため、ちしこれが“１パを出力した場き、検
出領域に対するアクセスが行われたことを示す。領域定
義メモリく６）の出力である領域判定信号■４は、信号
線（■１）を介して制御回路（５）に伝えられる。

制御回路（５）は、記憶素子（７）のアクセスと並行し
て、領域定義メモリ（６〉の読みだしを行う。記憶素子
（７）へのアクセスが完了した時点で、制御回路（５）
は、領域判定信号Ｈの内容を読み込み、計算機本体に対
して状態情報出力信号りによりアクセスの終了と領域判
定の結果を通知する。

領域定義メモリ（６）は読みだし専用メモリである必要
はなく、読みだし、書き込み可能なメモリ素子を用いる
こともできる。この場合の例（この発明の他の実施例）
を第２図に示す。

第２図は、この発明の他の実施例を示すブロック図であ
る。

第２図において、この発明の他の実施例は、」二連した
一実施例の領域定義メモリ（６）の代わりに、読みだし
、書き込み可能なメモリ素子（ＲＡＭ）から構成された
領域定義メモリ（６＾〉を用いている。

従って、この他の実施例では、領域定義メモリ（６＾）
への書き込み動作が加わる。制御回路（５）は、設定対
象とする領域定義メモリ（６＾）のア′ドレスを番地入
力信号へ゛によって指定し、書き込み内容をデータ入出
力信号Ｃによって伝える。領域定義メモリ（６＾）に対
する書き込み指示は制御情報入力信号Ｂによって行われ
る。制御回路（５）は、領域定義制御信号Ｊによって領
域定義メモリ（６＾）を制御し、領域定義データ入出力
信号Ｋによって書き込み内容を伝えることにより領域定
義メモリ（６＾）への書き込みを行う。記憶素子（７）
に対する通常のアクセスでは、領域定義メモリ（６＾）
を読みだし状態に制御しておくことによって第１図の一
実施例と同様の動作で領域検出が行われる。

この発明の各実施例は、上述したように領域定義メモリ
（６）、（６八）を備えているので、わずかの論理を追
加するたけで、入力される番地などの制御情報をモニタ
し、あらかじめ設定された任意数、任意サイズの領域へ
のアクセスを検出することができるという効果を奏する
。

上述した各実施例では、領域定義メモリ（６）、〈６＾
）を１ビツトの情報を扱うものとしたが、これは複数ピ
ッ１〜であってもよい。また、検出のため領域定義メモ
リ（６）、〈６＾）に書き込まれる情報は、検出領域に
対して“１”、他の領域に対して“Ｏ”を用いるものと
したが、この逆の組み含わせを用いてもよい。また、領
域定義メモリ（６）、（６＾〉が複数ビットの情報をも
つ場合は、任意のデータパターンを検出領域、非検出領
域に割り当てることができる。

さらに、領域定義メモリ（６）、（６＾）が記憶素子〈
７）と番地信号Ｅを完全に共有することにより、記憶装
置内の記憶単位毎に領域判定情報が得られるような倒を
示したが、領域定義メモリ（６）、（６＾）は記憶素子
（７）に与えられる番地信号Ｅの一部を共有してもよい
、この場合、領域判定情報は複数の記憶単位についてま
とめて設定される。

なお、上記各実施例では領域定義メモリ（６〉、（６＾
）と記憶素子（７）は、制御回路（５）によって同時に
並行して動作する例を示したが、これらは同時ではなく
、順にアクセスすることも可能である。例えば、まず、
領域定義メモリ（６）、（６＾）を読み出すことによっ
て記憶装置へのアクセスが定義されている領域に関する
ものかを判定する。

この判定結果は、制御回路（５）によって状態情報出力
信号りとして出力され、計算機本体ではこの状態情報出
力信号りに応じて記憶素子（７）に対するアクセスを行
うか、中止するか、あるいは最初の指定と異なったアク
セスに切り替えるなどの判断を行い、制御情報入力信号
Ｂを通じて制御回路（５）に伝える。

また、上記各実施例では、制御回路（５）、領域定義メ
モリ（６）、（６八）及び記憶素子（７）をそれぞれ別
個の素子を用いたが、これらの一部あるいは全体を一つ
の半導体チップとして集積しても所期の目的を達成し得
ることはいうまてもない ところで上記説明では、記憶媒体として半導体メモリに
利用する場合について述べたが、その他の形式、倒えば
ディスク装置などにも利用できることはいうまでもない
。

「発明の効果］ この発明は、以上説明したとおり、記憶素子の所定記憶
単位に対応して複数の領域が設けｔ）れており検出領域
と非検出領域とに定義されている領域定義メモリと、こ
の領域定義メモリの内容に基づいてアクセスされた領域
が上記検出領域か非検出領域かを判定する制御回路とを
備えたので、あらかじめ設定された任意箇所、任意幅の
領域に対するアクセスを検出することができるという効
果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の他の実施例を示すブロック図である。 図において、 〈５〉　　　　　・・・　制御回路、 （６〉、（６八）　　・・・　領域定義メモリ、（７）
　　　　　・・・　記憶素子である。 なお、各図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 記憶素子の所定記憶単位に対応して複数の領域が設けら
   れており検出領域と非検出領域とに定義されている領域
   定義メモリ、及びこの領域定義メモリの内容に基づいて
   アクセスされた領域が上記検出領域か非検出領域かを判
   定する制御回路を備えたことを特徴とする記憶装置。