JPH0392813U - - Google Patents
Info
- Publication number
- JPH0392813U JPH0392813U JP195290U JP195290U JPH0392813U JP H0392813 U JPH0392813 U JP H0392813U JP 195290 U JP195290 U JP 195290U JP 195290 U JP195290 U JP 195290U JP H0392813 U JPH0392813 U JP H0392813U
- Authority
- JP
- Japan
- Prior art keywords
- latch
- waveform
- control signal
- address
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims 4
- 230000007704 transition Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
第１図は本考案に係る複数チヤネル波形発生器
の一実施例を示す要部構成図、第２図および第３
図は動作を説明するためのタイムチヤート、第４
図は本考案の改良案の構成図、第５図はパラメー
タ同時設定を説明するための図、第６図は従来の
複数チヤネル波形発生器の一例を示す要部構成図
である。 １……ＣＰＵ、１０ａ……アドレスバスバツフ
ア、１２ａ……データバスバツフア、１１……ア
ドレスデコーダ、２０……ラツチ群、４１……ゲ
ート。
の一実施例を示す要部構成図、第２図および第３
図は動作を説明するためのタイムチヤート、第４
図は本考案の改良案の構成図、第５図はパラメー
タ同時設定を説明するための図、第６図は従来の
複数チヤネル波形発生器の一例を示す要部構成図
である。 １……ＣＰＵ、１０ａ……アドレスバスバツフ
ア、１２ａ……データバスバツフア、１１……ア
ドレスデコーダ、２０……ラツチ群、４１……ゲ
ート。
Claims (1)
- 【実用新案登録請求の範囲】 定義式に基づいて求めた複数チヤネルの波形デ
ータをそれぞれ波形メモリに格納しておき、これ
を順次読み出してアナログ変換し、複数チヤネル
のアナログ波形として出力する機能を有すると共
に、出力波形の条件を決める波形パラメータを全
チヤネル同時に設定する機能を有する複数チヤネ
ル波形発生器において、 各チヤネルごとに、ＣＰＵから与えられる制御
信号がＬＯＷレベルのときはバツフアとして働き
制御信号がＨＩＧＨレベルのときはＬＯＷレベル
からＨＩＧＨレベルに変わる間に入力されていた
アドレスをラツチするラツチとして働く通過型ラ
ツチのアドレスバスバツフアと、ＣＰＵから与え
られる制御信号がＬＯＷレベルのときはバツフア
として働き制御信号がＨＩＧＨレベルのときはＬ
ＯＷレベルからＨＩＧＨレベルに変わる間に入力
されていたデータをラツチするラツチとして働く
通過型ラツチのデータバスバツフアと、前記アド
レスバスバツフアの出力をデコードするアドレス
デコーダと、複数個のラツチで構成され前記デー
タバスバツフアの出力データをそれぞれラツチす
るラツチ群と、前記アドレスバスバツフアの出力
アドレスをデコードし前記ラツチ群の各ラツチの
書き込み信号を生成するアドレスデコーダと、Ｃ
ＰＵから与えられる通常の書き込み信号ＷＲＬと
全チヤネル共通書き込み用のストローブ信号ＳＴ
ＲＢＬのいずれか一方がアクテイブのとき前記ア
ドレスデコーダを作動させる制御信号を生成する
ゲートを具備し、 前記制御信号を制御して全チヤネルの波形パラ
メータ設定が非同時または同時に行なわれるよう
に構成したことを特徴とする複数チヤネル波形発
生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP195290U JPH0392813U (ja) | 1990-01-12 | 1990-01-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP195290U JPH0392813U (ja) | 1990-01-12 | 1990-01-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0392813U true JPH0392813U (ja) | 1991-09-20 |
Family
ID=31505838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP195290U Pending JPH0392813U (ja) | 1990-01-12 | 1990-01-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0392813U (ja) |
-
1990
- 1990-01-12 JP JP195290U patent/JPH0392813U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0392813U (ja) | ||
| JPS6022774B2 (ja) | 入出力端子制御方式 | |
| JPS63103151U (ja) | ||
| JPS61220042A (ja) | メモリアクセス制御方式 | |
| JPH0356983U (ja) | ||
| JPH022751U (ja) | ||
| JPS6271747U (ja) | ||
| JPS6294498U (ja) | ||
| JPH0166697U (ja) | ||
| JPH01172155U (ja) | ||
| JPS61167100U (ja) | ||
| JPH02123640U (ja) | ||
| JPH02145817U (ja) | ||
| JPS6161579U (ja) | ||
| JPS54123841A (en) | Semiconductor integrated memory element | |
| JPS63139649U (ja) | ||
| JPS62120500U (ja) | ||
| JPH0378346U (ja) | ||
| JPS629850U (ja) | ||
| JPS5836402U (ja) | シ−ケンサ | |
| JPS62183263U (ja) | ||
| JPH01155547U (ja) | ||
| JPS60164244U (ja) | アナログ入力装置 | |
| JPH0296697U (ja) | ||
| JPH0466615U (ja) |