JPH0466615U - - Google Patents
Info
- Publication number
- JPH0466615U JPH0466615U JP10369690U JP10369690U JPH0466615U JP H0466615 U JPH0466615 U JP H0466615U JP 10369690 U JP10369690 U JP 10369690U JP 10369690 U JP10369690 U JP 10369690U JP H0466615 U JPH0466615 U JP H0466615U
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- clock
- circuit
- memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013256 coordination polymer Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000004260 weight control Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Description
第１図はこの考案による計算機の構成ブロツク
図、第２図はこの考案による計算機の動作タイム
チヤート図、第３図は従来の計算機の構成ブロツ
ク図、第４図と第５図は従来の計算機の動作タイ
ムチヤート図。 図中、１はＣＰＵ、２はクロツク信号、３はク
ロツク発生回路、４はデータ、５はメモリ、６は
リード信号、７はアドレス信号、８はチツプセレ
クト信号、９はアドレスデコーダ、１０はウエイ
ト信号、１１はウエイトコントロール回路、１２
はクロツク信号Ａ、１３はクロツク停止回路、１
４はワンシヨツト回路、１５は同期回路、１６は
ゲート、１７はワンシヨツトパルス信号、１８は
クロツク信号Ｂである。なお図中、同一あるいは
相当部分には同一符号を付してある。
図、第２図はこの考案による計算機の動作タイム
チヤート図、第３図は従来の計算機の構成ブロツ
ク図、第４図と第５図は従来の計算機の動作タイ
ムチヤート図。 図中、１はＣＰＵ、２はクロツク信号、３はク
ロツク発生回路、４はデータ、５はメモリ、６は
リード信号、７はアドレス信号、８はチツプセレ
クト信号、９はアドレスデコーダ、１０はウエイ
ト信号、１１はウエイトコントロール回路、１２
はクロツク信号Ａ、１３はクロツク停止回路、１
４はワンシヨツト回路、１５は同期回路、１６は
ゲート、１７はワンシヨツトパルス信号、１８は
クロツク信号Ｂである。なお図中、同一あるいは
相当部分には同一符号を付してある。
Claims (1)
- 演算、制御を行うＣＭＯＳ部品で構成されたＣ
ＰＵ、ＣＰＵがデータをリードするメモリ、ＣＰ
Ｕからのアドレス信号を入力してメモリを選択す
るチツプセレクト信号を出力するアドレスデコー
ダ、ＣＰＵへ入力するクロツクを発生するクロツ
ク発生回路、一定の幅のパルス信号を出力するワ
ンシヨツト回路と同期回路により構成されたＣＰ
Ｕへのクロツク入力を停止させるクロツク停止回
路で構成する計算機において、ＣＰＵがメモリか
らのデータをアクセスする時に、クロツク停止回
路がＣＰＵへのクロツク出力を一時止めて、ＣＰ
Ｕの処理を一定期間停止させることを特徴とする
計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10369690U JPH0466615U (ja) | 1990-10-02 | 1990-10-02 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10369690U JPH0466615U (ja) | 1990-10-02 | 1990-10-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0466615U true JPH0466615U (ja) | 1992-06-12 |
Family
ID=31848668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10369690U Pending JPH0466615U (ja) | 1990-10-02 | 1990-10-02 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0466615U (ja) |
-
1990
- 1990-10-02 JP JP10369690U patent/JPH0466615U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2624388B2 (ja) | Ｄｍａ装置 | |
| JPH0568750B2 (ja) | ||
| JPH0588774A (ja) | パーソナルコンピユータ | |
| JPS6258348A (ja) | メモリコントロ−ル集積回路 | |
| JPH0245274B2 (ja) | ||
| JPH03273322A (ja) | 計算機 | |
| JPS6313558Y2 (ja) | ||
| JPH03110527U (ja) | ||
| JPS59201124A (ja) | クロツク生成方式 | |
| JPS62121649U (ja) | ||
| JPH0452250U (ja) | ||
| JPH0497457A (ja) | キャッシュ・コントローラ | |
| JPH0452247U (ja) | ||
| JPS61161560A (ja) | メモリ装置 | |
| JPH0454615A (ja) | 周辺制御装置 | |
| JPS61220042A (ja) | メモリアクセス制御方式 | |
| JPS5836402U (ja) | シ−ケンサ | |
| JPH04195316A (ja) | 省電力回路 | |
| JPS62256160A (ja) | プロセツサ間レジスタの同時アクセス防止方式 | |
| JPH01113876A (ja) | 画像入力装置 | |
| JPH0482736U (ja) | ||
| JPH0452248U (ja) | ||
| JPH03109124U (ja) | ||
| JPS62121646U (ja) | ||
| JPH0325941U (ja) |