JPH03931B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は受信機のパルス性雑音除去装置に関す
る。本発明の受信機のパルス性雑音除去装置は、
特にイグニシヨン・ノイズ等のパルス性の雑音の
発生が問題となる車載用のAM／FM受信機に用
いて好適である。

〔従来の技術〕

例えば車載用ラジオ受信機の場合、イグニシヨ
ン・ノイズ等のパルス性の雑音により受信が妨害
されるという問題がある。第６図にはかかるパル
ス性の雑音を除去する従来の雑音除去装置が示さ
れている。この従来形装置はFM（周波数変調）
ステレオ方式ラジオ受信機に適用た例である。

第６図において、１はコンポジツト信号Scを
出力するFM検波器、２は雑音検出回路であつて
高域フイルタ２１、検波器２２および単安定マル
チバイブレータ２３で構成されるもの、１０は信
号を遅延させるための低域フイルタ、１１は緩衝
増幅器、１２は雑音検出回路２の検出信号よつて
開閉制御れるゲート回路、C₁は保持用キヤパシ
タ、１３は緩衝増幅器、３はコンポジツト信号を
左右のチヤネル信号Sr，Slに分離するマルチプレ
クサ、５，６はデエンフアシス回路である。

この第６図装置の動作を説明する。正常な受信
状態ではFM検波器１で検波されたコンポジツト
信号Scは低域フイルタ１０、緩衝増幅器１１、
ゲート回路１２、緩衝増幅器１３を経てマルチプ
レクサ３に入力されて左右のチヤネル信号Sr，Sl
に分離される。一方、このコンポジツト信号Sc
にイグニシヨン・ノイズ等のパルス性雑音が重畳
された場合には、該雑音に含まれる高域周波数成
分が雑音検出回路２によつて検出されて一定パル
ス幅の雑音検出信号Sdが出力される。この雑音
検出信号Sdによつてゲート回路１２が一定時間
に渡つて開かれ、その間はキヤパシタC₁に保持
されているゲート回路１２の開かれる直前の信号
電圧値がマルチプレクサ３に入力される。

このように雑音発生期間中はコンポジツト信号
Scの雑音が重畳された部分の波形がゲート回路
１２によつて切り取られ、代わりに保持用キヤパ
シタC₁の保持電圧値が出力されるので、マルチ
プレクサ３に入力される入力信号から雑音部分を
除去することができる。この雑音除去の際、雑音
検出回路２に雑音が入力されてから雑音検出信号
Sdが出力されるまでの雑音検出動作には時間遅
れがあり、したがつて雑音検出回路２の検出信号
で直接にFM検波器のコンポジツト信号Scの波形
を切り取るようにすると上記時間遅れの分だけ切
り残し部分が生じる。このためFM検波器１のコ
ンポジツト信号Scを雑音検出回路２での時間遅
れ分だけ遅延させるために、低域フイルタ１０が
信号遅延要素として回路に挿入されて両者の時間
調整を行つている。

〔発明が解決しようとする問題点〕

例えば西ドイツ等ではFM受信機でARI方式が
採用されており、このARI方式は、復調されたコ
ンポジツト信号中に交通情報を載せるものであつ
て、この交情報を送る周波数として57KHzが用い
られている。このため、第６図装置における低域
フイルタ１０に必要な要件としては、雑音検出回
路２の遅延時間分の信号遅延を作ることができ、
かつ上述のARI用の57kHzまでの帯域のコンポジ
ツト信号を通過させることができる急峻な遮断特
性を有していることである。

しかしながら、上述の要件を満たす低域フイル
タとしては４次〜６次の急峻なフイルタが必要で
あり、このようなフイルタ高価でありまた多くの
外付けキヤパシタを必要とするのでそのための端
子が多く必要である。とくに雑音除去装置をIC
化しようとする場合、上述の外付けキヤパシタの
ためにICの端子数が増大し、周辺部品が多くな
るという問題点がある。またコストも高くなる。

したがつて本発明の目的は、上述の遅延用の低
域フイルタを必要としないような形態の受信機の
パルス性雑音除去装置を提供することにある。

〔問題点を解決するための手段〕 上述の題問点を解決するために、発明にかかる
受信機のパルス性雑音除去装置は、受信信号に重
畳されるパルス性雑音を検出する雑音検出回路、
該受信信号が入力されるデエンフアシス回路、お
よび、該デエンフアシス回路の前段もしくは内部
に設けられたゲート回路を備えており、該雑音検
出回路により雑音が検出されている期間中は該ゲ
ート回路が開かれて該デエンフアシス回路への受
信信号の入力が遮断されるように構成されてい
る。

〔作 用〕

受信信号に雑音が重畳された場合、その雑音が
雑音検出回路で検出され、その雑音検出信号で開
閉制御されるゲート回路によつて受信信号の雑音
波形部分が切り取られ、その期間中はデエンフア
シス回路の信号保持値が代わりに出力される。雑
音検出回路では雑音検出動作に時間遅れがあり、
この遅延時間の分だけ受信信号の雑音波形に切り
残し部分が生じるが、この切り残し部分程度の雑
音はデエンフアシス回路によつて十分に吸収する
ことができ、受信信号から雑音成分を除去するこ
とができる。

〔実施例〕

以下、図面を参照して本発明の実施例を説明す
る。

第１図には本発明の一実施例としての受信機の
パルス性雑音除去装置が示される。このパルス性
雑音除去装置はFMステレオ方式ラジオ受信機に
適用された例である。第１図において、FM受信
波はアンテナ、増幅部等を経た後にFM検波器１
に入力される。FM検波器１はFM受信波からコ
ンポジツト信号Scを検波する回路である。FM検
波器１から出力されるコンポジツト信号Scは雑
音検出回路２およびマルチプレクサ３に入力され
る。雑音検出回路２は遮断周波数70kHz程度の高
域フイルタ２１、検波器２２および単安定マルチ
バイブレータ２３により構成れており、コンポジ
ツト信号Scに重畳されるパルス性雑音に含まれ
る高域周波数成分を検出することによつて該雑音
の検出を行う。すなわち高域フイルタ２１で雑音
の高域周波数成分を抽出して検波器２２で検出
し、その検出信号によつて単安定マルチバイブレ
ータ２３を駆動して一定時間幅の雑音検出信号
Sdを出力する。

マルチプレクサ３はコンポジツト信号Scから
左右のチヤネル信号Sr，Slを分離する回路であ
る。このチヤネル信号Sr，Slの周波数帯域は例え
ば０〜19kHz程度である。マルチプレクサ３から
のチヤネル信号Sr，Slはそれぞれゲート回路４、
デエンフアシス回路５，６、高入力インピーダン
スの緩衝増幅器７，８を介してオーデイオ増幅段
に送出される。ゲート回路４は雑音検出回路２の
雑音検出信号Sdが入力されると開かれる延路で
あり、半導体素子等で構成することができる。デ
エンフアシス回路５，６は抵抗器Ｒおよびキヤパ
シタＣからなる低域フイルタで構成されている。
このデエンフアシス回路５，６の時定数ｒは50μs
程度に設定されている。

本実施例装置の動作を第２図を参照して以下に
説明する。第２図は第１図装置の各部信号波形図
であり、ａは雑音検出回路２の雑音検出信号Sd，
ｂはマルチプレクサ３から出力されるチヤネル信
号Sr，ｃは緩衝増幅器７の出力信号Soである。
なおここでは説明を簡単にするため右チヤネル信
号Srに雑音が重畳された場合についてのみ説明
するが、実際には左チヤネル信号Slについても同
様に雑音が重畳されているものである。

FM検波器１から出力されるコンポジツト信号
Scにパルス性雑音が重畳されると、マルチプレ
クサ３のチヤネル信号Srには第２図ｂに示すよ
うな雑音波形が現れる。一方、雑音検出回路２は
コンポジツト信号Scの雑音を検出して第２図ａ
に示されるような雑音検出信号Sdを出力する。
この際、雑音検出回路２での信号処理に約5μsの
時間遅延が生じる。

雑音検出信号Saがゲート回路４に出力される
と、ゲート回路４は開かれ、マルチプレクサ３か
らのチヤネル信号Sr，Slを遮断する。これにより
チヤネル信号Srの雑音部分が切り取られ、それ
と同時にデエンフアシス回路５はのキヤパシタＣ
の電圧値を保持する。この保持値が雑音発生期間
中、切り取られた雑音波形部分の代わりとして緩
衝増幅器７を介してオーデイオ増幅段に入力され
る。この保持値はほぼ雑音発生直前のチヤネル信
号Srの値と等しいから、最終的に出力される出
力信号So波形は雑音発生のないときの波形とほ
ぼ同じになる。

チヤネル信号Srの雑音部分のうち雑音検出回
路２での雑音検出動作の遅延時間に相当する部分
はゲート回路４により雑音波形部分が切り取られ
ずに残されることとなるが、この切り残し部分程
度の雑音はデエンフアシス回路５の低域フイルタ
特性により吸収されて雑音除去され、この切り残
し部分の雑音よつてチヤネル信号Srの波高が高
くなることはなく、この部分は無視し得る。

第１図装置ではゲート回路４はデエンフアシス
回路５の前段に置かれており、その後段に配置さ
れることはない。この理由について以下に述べ
る。

なお、ここで、後段とは、キヤパシタＣの後段
のことであり、デエンフアシス回路５の内部にゲ
ート回路４を設けること、すなわち抵抗器Ｒの後
段でキヤパシタＣの前段にゲート回路４を挿入す
ることは可能である。

第３図に示されるようにデエンフアシス回路５
の後段にゲート回路１５を配置し、さらにその後
段に保持用キヤパシタC₂を配置して雑音除去動
作を行う場合を考える。この第３図の各部信号波
形が第４図に示される。第４図中、ａは雑音検出
回路２の雑音検出信号Sd，ｂはマルチプレクサ
３から出力されてデエンフアシス回路５に入力さ
れるチヤネル信号Sr，ｃは緩衝増幅器７の出力
信号Soである。

この場合、雑音発生中は雑音検出信号ｄによつ
てゲート回路１５が開かれ、それにより保持用キ
ヤパシタC₂の保持値がオーデイオ増幅段に送出
されるが、その期間中もチヤネル信号Srに重畳
された雑音はデエンフアシス回路５に入力され続
けるので、該雑音成分の積分値の分だけデエンフ
アシス回路５のキヤパシタＣの電圧値が上昇され
る。したがつてゲート回路１５が再び閉じられた
ときには第４図ｃに斜線で示すような残留雑音が
出力信号に重畳されることになり、雑音を十分に
除去できないことになる。

本発明の実施にあたつては種々の変更態様が可
能である。第５図はかかる変更例の一つを示す。
この第５図装置はマルチプレクサ３内にある19k
Hzパイロツト信号抽出用のPLL回路が雑音成分
によつてその動作を乱されることを防止できるよ
うにしたものである。すなわちFM検波器１とマ
ルチプレクサ３との間に、抵抗器R₀とキヤパシ
タC₀からなる雑音予備カツト用の低域フイルタ
とスイツチ回路９とを配置し、雑音発生時には雑
音検出信号Sdによつてスイツチ回路９を該予備
カツト用低域フイルタ側に切り換えて、FM検波
器１からのコンポジツト信号Scの雑音成分を予
備的にカツトした後にマルチプレクサ３に入力さ
れるようにしている。また上述の実施例はいずれ
もFM受信機に本発明を適用した場合のものであ
つたが、これに限らず、本発明はデエンフアシス
回路を備える他の方式の受信機、例えばPM方
式、AM方式等の受信機にも適用することが可能
である。さらに雑音検出回路やデエンフアシス回
路の構成は上述のものに限らず従来知られている
種々形式のものが利用できる。

〔発明の効果〕

本発明によれば、受信信号に重畳されるパルス
性の雑音を除去することができる。特に本発明の
FM受信機に用いる場合、従来に信号遅延用に必
要であつた４〜６次の急峻な遮断特性の低域フイ
ルタが不要となる。このことは回路をIC化する
場合に低域フイルタの外付けキヤパシタ用の端子
が不要となるので全の端子数と周辺部品を減らす
ことができる。特に雑音除去装置とマルチプレク
サを同一チツプにIC化する場合に有効である。
また高価な遅延用低域フイルタの分だけコストダ
ウンを図れる。

【図面の簡単な説明】

第１図は本発明の一実施例としての受信機のパ
ルス性雑音除去装置のブロツク図、第２図は第１
図装置の各部信号波形図、第３図は本発明の動作
を理解し易くするための対比としての回路を示す
図、第４図は第３図回路の各部信号波形図、第５
図は本発明の変更例を示すブロツク図、第６図は
従来形の受信機のパルス性雑音除去装置を示すブ
ロツク図である。 １……FM検波器、２……雑音検出回路、３…
…マルチプレクサ、４……ゲート回路、５，６…
…デエンフアシス回路、７，８……緩衝増幅器、
２１……高域フイルタ、２２……検波器、２３…
…単安定マルチバイブレータ。

Claims (1)

1. 【特許請求の範囲】 １ 受信信号に重畳されるパルス性雑音を検出す
   る雑音検出回路、 該受信信号が入力されるデエンフアシス回路、
   および 該デエンフアシス回路の前段もしくは内部に設
   けられたゲート回路、 を備え、該雑音検出回路により雑音が検出されて
   いる期間中は該ゲート回路が開かれて該デエンフ
   アシス回路の受信信号の入力が遮されるように構
   成された受信機のパルス性雑音除去装置。 ２ 該受信機は周波数変調方式受信機である特許
   請求の範囲第１項に記載の装置。 ３ 該デエンフアシス回路は抵抗器とコンデンサ
   で構成される低域フイルタである特許請求の範囲
   第１項に記載の装置。 ４ 該受信機は周波数変調方式ステレオ受信機で
   あり、該ゲート回路は右チヤネル信号と左チヤネ
   ル信号とを分離するマルチプレクサとデエンフア
   シス回路との間に配置される特許請求の範囲第１
   項に記載の装置。