JPH0395653A - データ記憶装置のアドレス誤り検出方法 - Google Patents
データ記憶装置のアドレス誤り検出方法Info
- Publication number
- JPH0395653A JPH0395653A JP1231699A JP23169989A JPH0395653A JP H0395653 A JPH0395653 A JP H0395653A JP 1231699 A JP1231699 A JP 1231699A JP 23169989 A JP23169989 A JP 23169989A JP H0395653 A JPH0395653 A JP H0395653A
- Authority
- JP
- Japan
- Prior art keywords
- address
- storage device
- location
- writing
- unused
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、主記憶装置のアドレスを、不使用アドレス記
憶装置かよび使用中アドレス記憶装置の間で巡回させて
、アドレス管理を行うデータ記憶装置において、アドレ
スに誤りが生じた場合に、そのアドレスを検出する方法
に関する。
憶装置かよび使用中アドレス記憶装置の間で巡回させて
、アドレス管理を行うデータ記憶装置において、アドレ
スに誤りが生じた場合に、そのアドレスを検出する方法
に関する。
従来、この種のデータ記憶装置に釦いては、アドレスの
誤ｂを検出するために誤り検出符号が使用されていた。
誤ｂを検出するために誤り検出符号が使用されていた。
前記の従来の誤り検出符号による誤り検出方法では、演
算を必要とし、検出漏れの発生確率を低くするためには
演算が複雑になシハード量が増加するという欠点がある
。また、検出漏れの発生確率をＯにすることは不可能で
あり、一度誤り検出漏れが生じた場合には、その誤った
アドレスが永久に巡回し、データを破壊したシ多重に読
み出しを行うという欠点があった。
算を必要とし、検出漏れの発生確率を低くするためには
演算が複雑になシハード量が増加するという欠点がある
。また、検出漏れの発生確率をＯにすることは不可能で
あり、一度誤り検出漏れが生じた場合には、その誤った
アドレスが永久に巡回し、データを破壊したシ多重に読
み出しを行うという欠点があった。
本発明は、アドレスとそのアドレスが書き込１れている
場所の対応を示す対応記憶装置を設け、アドレス記憶装
置からアドレスを読み出す場合に、この対応記憶装置を
参照し、そのアドレスが書き込１れた場所と同一の場所
から読み出されたかどうかを検査することにより誤りを
検出し、前記の問題点を解決することを目的とする。
場所の対応を示す対応記憶装置を設け、アドレス記憶装
置からアドレスを読み出す場合に、この対応記憶装置を
参照し、そのアドレスが書き込１れた場所と同一の場所
から読み出されたかどうかを検査することにより誤りを
検出し、前記の問題点を解決することを目的とする。
前記の目的を達成するために、本発明は、データを記憶
する主記憶装置と少なくとも同じアドレス空間を持つ対
応記憶装置を設け、主記憶装置のアドレスａをアドレス
記憶装置に書き込む場合に、アドレスａに対応する対応
記憶装置のアドレスをの位置にアドレスａの書き込み場
所を示す識別子を記憶し、アドレスａを主記憶装置から
読み出す場合にアドレスａに対応する対応記憶装置のア
ドレスをの位置に記憶されている場所を示す識別子を参
照し、アドレスａが書き込渣れた場所と同一の場所から
読み出されたかどうかを検査することによりアドレスの
誤りを検出するようにしたものである。
する主記憶装置と少なくとも同じアドレス空間を持つ対
応記憶装置を設け、主記憶装置のアドレスａをアドレス
記憶装置に書き込む場合に、アドレスａに対応する対応
記憶装置のアドレスをの位置にアドレスａの書き込み場
所を示す識別子を記憶し、アドレスａを主記憶装置から
読み出す場合にアドレスａに対応する対応記憶装置のア
ドレスをの位置に記憶されている場所を示す識別子を参
照し、アドレスａが書き込渣れた場所と同一の場所から
読み出されたかどうかを検査することによりアドレスの
誤りを検出するようにしたものである。
本発明では、主記憶装置のアドレスを不使用アドレス記
憶装置訃よび使用中アドレス記憶装置の間で巡回させて
アドレス管理を行うデータ記憶装置にふ・いて、巡回し
ているアドレスが書き込壕れている場所を示す対応記憶
装置を設け、アドレス読み出し時にこの対応記憶装置を
参照することによりアドレスが書き込１れた場所と同一
の場所から読み出されたかどうかを検査することにより
アドレスの誤りを検出することができるのである。
憶装置訃よび使用中アドレス記憶装置の間で巡回させて
アドレス管理を行うデータ記憶装置にふ・いて、巡回し
ているアドレスが書き込壕れている場所を示す対応記憶
装置を設け、アドレス読み出し時にこの対応記憶装置を
参照することによりアドレスが書き込１れた場所と同一
の場所から読み出されたかどうかを検査することにより
アドレスの誤りを検出することができるのである。
以下図面を参照して本発明の実施例を説明する。
第１図は、本発明の実施例の構成図である。
第１図において、１はデータを記憶する主記憶装置、２
は主記憶装置１の不使用アドレスを記憶する不使用アド
レス記憶装置、３は主記憶装置１の使用中のアドレスを
記憶する使用中アドレス記憶装置、４は不使用アドレス
記憶装置２＄−よび使用中アドレス記憶装置３の書き込
み・読み出しを管理する管理装置、５はアドレスとその
アドレスが書き込筐れている場所の対応を示す対応記憶
装置、６はアドレス誤りを検出する誤９検出装置、１３
はデータ記憶装置の入出力データ信号線である。
は主記憶装置１の不使用アドレスを記憶する不使用アド
レス記憶装置、３は主記憶装置１の使用中のアドレスを
記憶する使用中アドレス記憶装置、４は不使用アドレス
記憶装置２＄−よび使用中アドレス記憶装置３の書き込
み・読み出しを管理する管理装置、５はアドレスとその
アドレスが書き込筐れている場所の対応を示す対応記憶
装置、６はアドレス誤りを検出する誤９検出装置、１３
はデータ記憶装置の入出力データ信号線である。
記憶装置をランダムアクセスメモリ（ ＲＡＭ ）で構
成した場合、以下の説明において、アドレスａｎ 主記
憶装置１のある１つのアドレス、アドレスａｌＨアドレ
スａのうち不使用中のアドレス、アドレスａ２はアドレ
スａのうち使用中のアドレス、アドレスｂは対応記憶装
置５のある１つのアドレス、アドレスｂ１はアドレスを
のうちアドレスａ１に対応するアドレス、アドレスｂ２
ぱアドレスをのうちアドレスａ２に対応するアドレス、
アドレスＣぱ不使用アドレス記憶装置２ｌたは使用中ア
ドレス記憶装置３のある１つのアドレスを示す。
成した場合、以下の説明において、アドレスａｎ 主記
憶装置１のある１つのアドレス、アドレスａｌＨアドレ
スａのうち不使用中のアドレス、アドレスａ２はアドレ
スａのうち使用中のアドレス、アドレスｂは対応記憶装
置５のある１つのアドレス、アドレスｂ１はアドレスを
のうちアドレスａ１に対応するアドレス、アドレスｂ２
ぱアドレスをのうちアドレスａ２に対応するアドレス、
アドレスＣぱ不使用アドレス記憶装置２ｌたは使用中ア
ドレス記憶装置３のある１つのアドレスを示す。
本発明は従来の誤り検出符号を使用してアドレス自身の
持つ情報により誤りの検出を行う方法と異なり、アドレ
スが書き込１れている場所というアドレス自身が持つ情
報とは無関係の情報を利用して、誤り検出を行なう方法
であるため、一度検出漏れが生じても、アドレスを読み
出す度に誤９検出を行うことになるので、ほぼ検出漏れ
の発生確率をＯにすることができる。
持つ情報により誤りの検出を行う方法と異なり、アドレ
スが書き込１れている場所というアドレス自身が持つ情
報とは無関係の情報を利用して、誤り検出を行なう方法
であるため、一度検出漏れが生じても、アドレスを読み
出す度に誤９検出を行うことになるので、ほぼ検出漏れ
の発生確率をＯにすることができる。
以下、本発明のアドレス誤り検出方法の第１の方法につ
いて動作を説明する。第２図は前記誤り検出方法の誤り
検出手順の流を示す図で、第２図ｆａ）は主記憶装置１
にデータを書き込む場合の流れ図、第２図（ｂ）は主記
憶装置１からデータを読み出す場合の流れ図である。
いて動作を説明する。第２図は前記誤り検出方法の誤り
検出手順の流を示す図で、第２図ｆａ）は主記憶装置１
にデータを書き込む場合の流れ図、第２図（ｂ）は主記
憶装置１からデータを読み出す場合の流れ図である。
以下、第１図ｋよび第２図（ａ）を用いてデータを書き
込む場合について説明する。入出力データ信１３ 号線を介して主記憶装置１にデータを書き込む場へ 合は管理装置４により不使用アドレス記憶装置２から、
不使用のアドレスａｌを読み出し、アドレスａ１に対応
する対応記憶装置５のアドレスｂ１の位置に記憶されて
いる書き込み場所を示す識別子を参照し、誤り検出装置
６により書き込み場所と、管理装置４から得られる読み
出し場所とを比較して、書き込み場所と同一の場所から
読み出しが行われたかどうかを検査し、同一であれば正
常と判断し、主記憶装置１のアドレスａ１の位置にデー
タを書き込み、管理装置４により使用アドレス記憶装置
３にアドレスａ１を書き込み、誤り検出装置６によりア
ドレスａ１に対応する対応記憶装置５のアドレスｂ１の
位置に記憶されている書き込み場所を示す識別子を更新
する。書き込み場所と読み出し場所が同一でない場合は
アドレスａ１あるいは対応記憶装置５に誤りが生じてい
ると判断し、誤り発生を人間あるいは装置等が認識でき
るように表示する。
込む場合について説明する。入出力データ信１３ 号線を介して主記憶装置１にデータを書き込む場へ 合は管理装置４により不使用アドレス記憶装置２から、
不使用のアドレスａｌを読み出し、アドレスａ１に対応
する対応記憶装置５のアドレスｂ１の位置に記憶されて
いる書き込み場所を示す識別子を参照し、誤り検出装置
６により書き込み場所と、管理装置４から得られる読み
出し場所とを比較して、書き込み場所と同一の場所から
読み出しが行われたかどうかを検査し、同一であれば正
常と判断し、主記憶装置１のアドレスａ１の位置にデー
タを書き込み、管理装置４により使用アドレス記憶装置
３にアドレスａ１を書き込み、誤り検出装置６によりア
ドレスａ１に対応する対応記憶装置５のアドレスｂ１の
位置に記憶されている書き込み場所を示す識別子を更新
する。書き込み場所と読み出し場所が同一でない場合は
アドレスａ１あるいは対応記憶装置５に誤りが生じてい
ると判断し、誤り発生を人間あるいは装置等が認識でき
るように表示する。
つき゛に第２図（ｂ）を用いてデータを読み出す場合に
ついて説明する。
ついて説明する。
主記憶装置１からデータを読み出す場合は、管理装置４
によ９使用中アドレス記憶装置３から使用中のアドレス
ａ２を読み出し、アドレスａ２に対応する対応記憶装置
５のアドレスｂ２の位置に記憶されている書き込み場所
を示す識別子を参照し、誤９検出装置６により書き込み
場所と、管理装置４から得られる読み出し場所を比較し
て書き込み場所と同一の場所から読み出しが行われたか
どうかを検査し、同一であれば正常と判断し、主記憶装
置１のアドレスａ２の位置からデータを読み出し、管理
装置４により、不使用アドレス記憶装置２にアドレスａ
２を書き込み、誤り検出装置６によりアドレスａ２に対
応する対応記憶装置５のアドレスｂ２の位置に記憶され
ている書き込み場所を示す識別子を更新する。書き込み
場所と読み出し場所が同一でない場合はアドレスａ２あ
るいは、対応記憶装置５に誤りが生じていると判断し、
誤り発生を人間あるいは装置等が認識できるように表示
する。
によ９使用中アドレス記憶装置３から使用中のアドレス
ａ２を読み出し、アドレスａ２に対応する対応記憶装置
５のアドレスｂ２の位置に記憶されている書き込み場所
を示す識別子を参照し、誤９検出装置６により書き込み
場所と、管理装置４から得られる読み出し場所を比較し
て書き込み場所と同一の場所から読み出しが行われたか
どうかを検査し、同一であれば正常と判断し、主記憶装
置１のアドレスａ２の位置からデータを読み出し、管理
装置４により、不使用アドレス記憶装置２にアドレスａ
２を書き込み、誤り検出装置６によりアドレスａ２に対
応する対応記憶装置５のアドレスｂ２の位置に記憶され
ている書き込み場所を示す識別子を更新する。書き込み
場所と読み出し場所が同一でない場合はアドレスａ２あ
るいは、対応記憶装置５に誤りが生じていると判断し、
誤り発生を人間あるいは装置等が認識できるように表示
する。
前記主記憶装置１および対応記憶装置５は、それぞれ少
なくとも１つのランダムアクセスメモリ（ ＲＡＭ ）
で実現できる。複数のＲＡＭで実現する場合には、アド
レスａ＞よびアドレスｂは複数ＲＡＭの内、どのＲＡＭ
であるかということと、そのＲＡＭ内のアドレスの両方
をあわせて表現するものである。
なくとも１つのランダムアクセスメモリ（ ＲＡＭ ）
で実現できる。複数のＲＡＭで実現する場合には、アド
レスａ＞よびアドレスｂは複数ＲＡＭの内、どのＲＡＭ
であるかということと、そのＲＡＭ内のアドレスの両方
をあわせて表現するものである。
第３図は不使用アドレス記憶装置２訃よび使用中アドレ
ス記憶装置３のアドレス記憶方法を示す図である。第３
図にかいて、７ぱメモリ、８はアドレスａを１つ記憶す
る領域、９はアドレスａの記憶領域、１０は別情報ｄの
記憶領域を示す。メモリ７の横の１列は１アドレスに対
応する。メモリ７の左横の数字はアドレスを示す。
ス記憶装置３のアドレス記憶方法を示す図である。第３
図にかいて、７ぱメモリ、８はアドレスａを１つ記憶す
る領域、９はアドレスａの記憶領域、１０は別情報ｄの
記憶領域を示す。メモリ７の横の１列は１アドレスに対
応する。メモリ７の左横の数字はアドレスを示す。
第３図（ａ）はアドレス記憶装置の１アドレスＣに主記
憶装置１のアドレスａを１つのみ記憶する方法で６Ｄ、
メモリとしてはファーストインファーストアウト（ Ｆ
ＩＦＯ ）メモリあるいはＲＡＭが使用可能である。Ｆ
ＩＦＯメモリを使用する場合、不使用アドレス記憶装置
２および使用中アドレス記憶装置３はそれぞれ少なくと
も１つのＦＩＦＯメモリにより構成する。複数ＦＩＦＯ
メモリにより構或する場合は管理装置４はＦＩＦＯメモ
リを選択する機能を有する。
憶装置１のアドレスａを１つのみ記憶する方法で６Ｄ、
メモリとしてはファーストインファーストアウト（ Ｆ
ＩＦＯ ）メモリあるいはＲＡＭが使用可能である。Ｆ
ＩＦＯメモリを使用する場合、不使用アドレス記憶装置
２および使用中アドレス記憶装置３はそれぞれ少なくと
も１つのＦＩＦＯメモリにより構成する。複数ＦＩＦＯ
メモリにより構或する場合は管理装置４はＦＩＦＯメモ
リを選択する機能を有する。
アト゛レスａの書き込み場所はアドレスａが書き込１れ
ているＦＩＦＯメモリを示す識別子で表わす。
ているＦＩＦＯメモリを示す識別子で表わす。
ＲＡＭを使用する場合、不使用アドレス記憶装置２およ
び使用中アドレス記憶装置３は両方をあわせて少なくと
も１つのＲＡＪｔｌＩにより構成する。管理装置４は不
使用アドレスと使用アドレスの書き込み・読み出しを行
うためのアドレスポインタ制御回路（ ＲＡＭにふ・い
て書き込むアト゛レス位置と読み出すアドレス位置を示
す一対のポインタを管理し、書き込み順や読み出し順、
書き込み位置と読み出し位置の同時指定の回避等の制御
を行う回路）を未使用アドレス用と使用アドレス用とし
て少なくとも２つ有する。さらに、複数ＲＡＭにより構
成する場合はメモリを選択する機能を有する。アドレス
ａの書き込み場所はアドレスａが書き込１れてｂるＲＡ
Ｍを示す識別子あるいは書き込み場所に対応するアドレ
スポインタ制御回路を示す識別子の少なくとも一方によ
り表わす。
び使用中アドレス記憶装置３は両方をあわせて少なくと
も１つのＲＡＪｔｌＩにより構成する。管理装置４は不
使用アドレスと使用アドレスの書き込み・読み出しを行
うためのアドレスポインタ制御回路（ ＲＡＭにふ・い
て書き込むアト゛レス位置と読み出すアドレス位置を示
す一対のポインタを管理し、書き込み順や読み出し順、
書き込み位置と読み出し位置の同時指定の回避等の制御
を行う回路）を未使用アドレス用と使用アドレス用とし
て少なくとも２つ有する。さらに、複数ＲＡＭにより構
成する場合はメモリを選択する機能を有する。アドレス
ａの書き込み場所はアドレスａが書き込１れてｂるＲＡ
Ｍを示す識別子あるいは書き込み場所に対応するアドレ
スポインタ制御回路を示す識別子の少なくとも一方によ
り表わす。
第３図ｆｂ）はアドレス記憶装置の１アドレスＣに主記
憶装置１のアドレスａを複数記憶可能とした方法であう
、メモリとしてはＲＡＭが使用可能である。不使用アド
レス記憶装置２＞よび使用中アドレス記憶装置３は両方
をあわせて少なくとも１つのＲＡＭにより構成し、管理
装置４はメモリ７の縦１列毎に対応するアドレスポイン
タ制御回路を有する。さらに、複数ＲＡＭにより構成す
る場合はメモリを選択する機能を有する。アドレスａの
書き込み場所はアドレスａが書１き込！れているＲＡＭ
を示す識別子あるいは書き込み場所に対応するアト゛レ
スポインタ制御回路を示す識別子あるいは、アドレスａ
が書き込１れているアドレスＣのビット位置の少なくと
も１つにより表現する。
憶装置１のアドレスａを複数記憶可能とした方法であう
、メモリとしてはＲＡＭが使用可能である。不使用アド
レス記憶装置２＞よび使用中アドレス記憶装置３は両方
をあわせて少なくとも１つのＲＡＭにより構成し、管理
装置４はメモリ７の縦１列毎に対応するアドレスポイン
タ制御回路を有する。さらに、複数ＲＡＭにより構成す
る場合はメモリを選択する機能を有する。アドレスａの
書き込み場所はアドレスａが書１き込！れているＲＡＭ
を示す識別子あるいは書き込み場所に対応するアト゛レ
スポインタ制御回路を示す識別子あるいは、アドレスａ
が書き込１れているアドレスＣのビット位置の少なくと
も１つにより表現する。
第３図（ｃ）はアドレス記憶装置の１アドレスＣに主記
憶装置１のアドレスａを１つと、書き込み時にアドレス
ａと対応づけられた別情報ｄを記憶する方法であり、メ
モリとしてはＦＩＦＯメそりあるいは、ＲＡＭが使用可
能である。ＦＩＦＯメモリを使用する場合、不使用アド
レス記憶装置２および、使用中アドレス記憶装置３は、
それぞれ少なくとも１つのＦＩＦＯメモリにより構成す
る。複数ＦＩＦＯメモリにより構成する場合は管理装置
４はメモリを選択する機能を有する。アドレスａの書き
込み場所は、アドレスａが書き込すれているＦＺＦＯメ
そりを示す識別子あるいは、書き込み時にアドレスａと
対応づけられた別情報ｄの少なくとも一方で表現する。
憶装置１のアドレスａを１つと、書き込み時にアドレス
ａと対応づけられた別情報ｄを記憶する方法であり、メ
モリとしてはＦＩＦＯメそりあるいは、ＲＡＭが使用可
能である。ＦＩＦＯメモリを使用する場合、不使用アド
レス記憶装置２および、使用中アドレス記憶装置３は、
それぞれ少なくとも１つのＦＩＦＯメモリにより構成す
る。複数ＦＩＦＯメモリにより構成する場合は管理装置
４はメモリを選択する機能を有する。アドレスａの書き
込み場所は、アドレスａが書き込すれているＦＺＦＯメ
そりを示す識別子あるいは、書き込み時にアドレスａと
対応づけられた別情報ｄの少なくとも一方で表現する。
ＲＡＭを使用する場合、不使用アドレス記憶装置２およ
び、使用中アドレス記憶装置３は、両方をあわせて少な
くとも１つのＲＡＭにより構或する。管理装置４ぱ未使
用アドレスと使用アドレスの書き込み・読み出しを行う
ためのアドレスポインタ制御回路を少なくとも２つ有す
る。さらに、複数ＲＡＭにより構或する場合はメモリを
選択する機能を有する。アドレスａの書き込み場所はア
ドレスａが書き込１れているＲＡＭを示す識別子あるい
は書き込み場所に対応するアドレスポインタ制御回路を
示す識別子あるいは書き込み時にアドレスａと対応づけ
られた別情報ｄの少なくとも１つにより表現する。壕た
、アドレスａと別情報ｄを１組として、第３図（ｂ）に
示した方法に釦いてアドレスａをこの１組に置き換えた
方法も可能である。
び、使用中アドレス記憶装置３は、両方をあわせて少な
くとも１つのＲＡＭにより構或する。管理装置４ぱ未使
用アドレスと使用アドレスの書き込み・読み出しを行う
ためのアドレスポインタ制御回路を少なくとも２つ有す
る。さらに、複数ＲＡＭにより構或する場合はメモリを
選択する機能を有する。アドレスａの書き込み場所はア
ドレスａが書き込１れているＲＡＭを示す識別子あるい
は書き込み場所に対応するアドレスポインタ制御回路を
示す識別子あるいは書き込み時にアドレスａと対応づけ
られた別情報ｄの少なくとも１つにより表現する。壕た
、アドレスａと別情報ｄを１組として、第３図（ｂ）に
示した方法に釦いてアドレスａをこの１組に置き換えた
方法も可能である。
第４図は対応記憶装置５へのアドレス書き込み場所を示
す識別子の記憶方法を示す図である。
す識別子の記憶方法を示す図である。
例として、場所を”ア”イ”ク”工”
”オ″という識別子により表わす。第４図（ａ）ぱ対応
記憶装置５のアドレスをのビット位置により場所を示す
識別子を記憶する方法、第４図（ｂ）は対応記憶装置５
のアドレスをの位置に場所を示す識別子そのものを記憶
する方法を示す図である。
記憶装置５のアドレスをのビット位置により場所を示す
識別子を記憶する方法、第４図（ｂ）は対応記憶装置５
のアドレスをの位置に場所を示す識別子そのものを記憶
する方法を示す図である。
第４図（ａ）では一例としてアドレスをのビットヲ左か
ら右へ順に場所を示す識別子“ア”イ″”ウ″ “工″
”オ″に対応させ、記憶する場所を示す識別子に対応
するビットに″′１”、それ以外に″０＃を書き込んで
いる。ｌつの場所を示す識別子に対して複数ビット対応
させてもよい。
ら右へ順に場所を示す識別子“ア”イ″”ウ″ “工″
”オ″に対応させ、記憶する場所を示す識別子に対応
するビットに″′１”、それ以外に″０＃を書き込んで
いる。ｌつの場所を示す識別子に対して複数ビット対応
させてもよい。
第４図（ａ）の場合、アドレスｂ＝ｏには場所を示す識
別子”ウ”が記憶されていることになる。この場合、第
１に、アドレスａ′！ｆ−読み出した場所を示す識別子
に対応するビットに゛１″が記憶されているか検査する
方法と、第２にアドレスａを読み出した場所を示す識別
子に対応するビット以外のビットすべてに”０″が記憶
されているか検査する方法と第３に前記、第１と第２の
状態の両方を検査する方法がある。第４図（ｂ）の場合
はアドレスをの位置に場所を示す識別子そのものを書き
込んでいる。したがって、アドレスｂ＝ｏには場所を示
す識別子“ウ“が記憶されているこ・とになる。
別子”ウ”が記憶されていることになる。この場合、第
１に、アドレスａ′！ｆ−読み出した場所を示す識別子
に対応するビットに゛１″が記憶されているか検査する
方法と、第２にアドレスａを読み出した場所を示す識別
子に対応するビット以外のビットすべてに”０″が記憶
されているか検査する方法と第３に前記、第１と第２の
状態の両方を検査する方法がある。第４図（ｂ）の場合
はアドレスをの位置に場所を示す識別子そのものを書き
込んでいる。したがって、アドレスｂ＝ｏには場所を示
す識別子“ウ“が記憶されているこ・とになる。
第５図は主記憶装置１と対応記憶装置５を同一のメモリ
で実現する方法を示す図である。対応記憶装置５ｉｄ主
記憶装置１とアドレス空間が同一であれば十分であるか
ら一つのメモリで両方を実現することができる。第５図
において１１はデータを記憶する主記憶領域、１２ぱア
ドレスａの書き込み場所を示す識別子を記憶する対応記
憶領域を示す。対応記憶領域１２へのアドレスａの書き
込み場所を示す識別子の記憶方法としては第４図に示し
た２つの方法が可能である。
で実現する方法を示す図である。対応記憶装置５ｉｄ主
記憶装置１とアドレス空間が同一であれば十分であるか
ら一つのメモリで両方を実現することができる。第５図
において１１はデータを記憶する主記憶領域、１２ぱア
ドレスａの書き込み場所を示す識別子を記憶する対応記
憶領域を示す。対応記憶領域１２へのアドレスａの書き
込み場所を示す識別子の記憶方法としては第４図に示し
た２つの方法が可能である。
上記アドレス記憶装置内にはアドレス書き込み場所とし
て定義されていない領域αが存在してもよい。ただし、
領域αが存在する場合にかいて、領域 α にアドレス
を書き込んだ場合には、対応記憶装置５に、定義されて
いる場所に書き込！なかったことを示す識別子を記憶し
、領域αからアドレスを読み出した場合には、定義され
ている場所に書き込壕なかったことを示す識別子が記憶
されているか検査する。１たぱ、領域αにアドレスを書
き込んだ場合、あるいは領域αからアドレスを読み出し
た場合は、対応記憶装置５の記憶内容の更新あるいは誤
り検査は行わない。
て定義されていない領域αが存在してもよい。ただし、
領域αが存在する場合にかいて、領域 α にアドレス
を書き込んだ場合には、対応記憶装置５に、定義されて
いる場所に書き込！なかったことを示す識別子を記憶し
、領域αからアドレスを読み出した場合には、定義され
ている場所に書き込壕なかったことを示す識別子が記憶
されているか検査する。１たぱ、領域αにアドレスを書
き込んだ場合、あるいは領域αからアドレスを読み出し
た場合は、対応記憶装置５の記憶内容の更新あるいは誤
り検査は行わない。
次に、本発明のアドレス誤り検出方法の第２の方法につ
いて説明する。装置の構成は前記実施例と同一であシ、
対応記憶装置５の記憶内容の更新はアドレスａをアドレ
ス記憶装置に書き込むたびに行うが、アドレスａが書き
込んだ場所と同一の場所から読み出されたかどうかの検
査をアドレスａをアドレス記憶装置から読み出す度に毎
回行うのではなく、特定の規則にしたがってあるいはラ
ンダムに間欠的に行う。
いて説明する。装置の構成は前記実施例と同一であシ、
対応記憶装置５の記憶内容の更新はアドレスａをアドレ
ス記憶装置に書き込むたびに行うが、アドレスａが書き
込んだ場所と同一の場所から読み出されたかどうかの検
査をアドレスａをアドレス記憶装置から読み出す度に毎
回行うのではなく、特定の規則にしたがってあるいはラ
ンダムに間欠的に行う。
この方法では、アドレスが誤ってから検出する渣での時
間は前記の第１の方法の場合よ９長くなる可能性がある
が、検出漏れの発生確率は同様にほぼＯにできる。
間は前記の第１の方法の場合よ９長くなる可能性がある
が、検出漏れの発生確率は同様にほぼＯにできる。
以上説明したように、本発明は主記憶装置のアドレスを
不使用アドレス記憶装置訃よび使用中アドレス記憶装置
の間で巡回させてアドレス管理を行うデータ記憶装置に
かいて、アドレスとそのアドレスが書き込捷れている場
所の対応を示す対応記憶装置を設け、アドレスを読み出
す場合にこの対応記憶装置を参照し、書き込み場所と同
一の場所から読み出しが行われたか検査することにより
アドレス誤りを検出するための、誤り検出漏れの発生確
率をほぼＯにできるという効果が期待できる。
不使用アドレス記憶装置訃よび使用中アドレス記憶装置
の間で巡回させてアドレス管理を行うデータ記憶装置に
かいて、アドレスとそのアドレスが書き込捷れている場
所の対応を示す対応記憶装置を設け、アドレスを読み出
す場合にこの対応記憶装置を参照し、書き込み場所と同
一の場所から読み出しが行われたか検査することにより
アドレス誤りを検出するための、誤り検出漏れの発生確
率をほぼＯにできるという効果が期待できる。
第１図は本発明の一実施例の構成図、第２図（ａ）ぱ記
憶装置１ヘデータを書き込む時の流れ図、第２図（ｂ）
は記憶装置１からデータを読み出す時の流れ図、第３図
はアドレス記憶装置へのアドレス記憶方法を示す図、第
４図は対応記憶装置５へのアドレスの書き込み場所を示
す識別子の記憶方法を示す図、第５図は主記憶装置１と
対応記憶装置５とを同一メモリにより実現する方法を示
す図でろる。 １・・・主記憶装置、２・・・不使用アドレス記憶装置
、市 ３・・・使用アドレス記憶装置、４・・・管理装置、５
・・・へ 対応記憶装置、６・・・誤り検出装置、７・・・メモリ
、８・・・アドレスを１つ記憶する領域、９・・・アド
レスの記憶領域、１０・・・別情報の記憶領域、１１・
・・主記憶領域、 １ ２・・・対応記憶領域、 １ ３・・・入出力デ −タ信号線 第 ２ 図（ａ） 本発明の一実施ｆ！ｉＩ１の構成図 第 １ 図 弟 ２ 図（１）） （ａ） （ｂ） ８ （Ｃ） アト９レス記憶装置へのアドレス記憶方法を示す図第 ３ 図 ７ （ａ） ７ （ｂ）
憶装置１ヘデータを書き込む時の流れ図、第２図（ｂ）
は記憶装置１からデータを読み出す時の流れ図、第３図
はアドレス記憶装置へのアドレス記憶方法を示す図、第
４図は対応記憶装置５へのアドレスの書き込み場所を示
す識別子の記憶方法を示す図、第５図は主記憶装置１と
対応記憶装置５とを同一メモリにより実現する方法を示
す図でろる。 １・・・主記憶装置、２・・・不使用アドレス記憶装置
、市 ３・・・使用アドレス記憶装置、４・・・管理装置、５
・・・へ 対応記憶装置、６・・・誤り検出装置、７・・・メモリ
、８・・・アドレスを１つ記憶する領域、９・・・アド
レスの記憶領域、１０・・・別情報の記憶領域、１１・
・・主記憶領域、 １ ２・・・対応記憶領域、 １ ３・・・入出力デ −タ信号線 第 ２ 図（ａ） 本発明の一実施ｆ！ｉＩ１の構成図 第 １ 図 弟 ２ 図（１）） （ａ） （ｂ） ８ （Ｃ） アト９レス記憶装置へのアドレス記憶方法を示す図第 ３ 図 ７ （ａ） ７ （ｂ）
Claims (1)
- 【特許請求の範囲】 １ アドレスａを指定することによりデータの書き込み
あるいは、読み出しを行う主記憶装置（１）と、該主記
憶装置（１）の不使用のアドレスａ１を記憶する不使用
アドレス記憶装置（２）と、前記主記憶装置（１）の使
用中アドレスａ２を記憶する使用中アドレス記憶装置（
３）と、前記不使用アドレス記憶装置（２）および使用
中アドレス記憶装置（３）の書き込みおよび読み出しを
管理する管理装置（４）を備え、前記主記憶装置（１）
にデータを書き込む場合には、該管理装置（４）により
前記不使用アドレス記憶装置（２）から不使用のアドレ
スａ１を読み出し、前記主記憶装置（１）のアドレスａ
１の位置にデータを書き込み、前記管理装置（４）によ
り前記使用中アドレス記憶装置（３）にアドレスａ１を
書き込み、前記主記憶装置（１）からデータを読み出す
場合には、前記管理装置（４）により前記使用中アドレ
ス記憶装置（３）から使用中アドレスａ２を読み出し、
前記主記憶装置（１）のアドレスａ２の位置からデータ
を読み出し、前記管理装置（４）により前記不使用アド
レス記憶装置（２）にアドレスａ２を書き込むようにし
たデータ記憶装置において、 アドレスａが前記不使用アドレス記憶装置（２）および
使用中アドレス記憶装置（３）のうちの少なくとも一方
のどの場所に書き込まれているかを、アドレスａに対応
するアドレスをの位置に記憶する対応記憶装置（５）を
設け、不使用アドレス記憶装置（２）および使用中アド
レス記憶装置（３）のうちの少なくとも一方にアドレス
ａを書き込む場合に、アドレスａに対応する前記対応記
憶装置（５）のアドレスｂの位置にアドレスａの書き込
み場所を示す識別子を記憶し、不使用アドレス記憶装置
（２）および使用中アドレス記憶装置（３）のうちの少
なくとも一方からアドレスａを読み出す場合に、アドレ
スａに対応する前記対応記憶装置（５）のアドレスをの
位置に記憶されている場所を示す識別子を参照してアド
レスａが書き込まれた場所と同一の場所から読み出され
たかどうかを誤り検出装置（６）により検査することに
より、アドレスａの誤りを検出するようにしたことを特
徴とするデータ記憶装置のアドレス誤り検出方法。 ２ 請求項１の対応記憶装置（５）において、アドレス
ａの書き込み場所を示す識別子をアドレスａに対応する
アドレスｂのビット位置で表わすことにより、書き込み
場所と同一の場所から読みだされたか、あるいは、書き
込み場所以外の場所から読み出さなかったか、あるいは
、前記両読み出し場所を検査することによりアドレスａ
の誤りを誤り検出装置（６）により検出するようにした
ことを特徴とするデータ記憶装置のアドレス誤り検出方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1231699A JP2759824B2 (ja) | 1989-09-08 | 1989-09-08 | データ記憶装置のアドレス誤り検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1231699A JP2759824B2 (ja) | 1989-09-08 | 1989-09-08 | データ記憶装置のアドレス誤り検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0395653A true JPH0395653A (ja) | 1991-04-22 |
| JP2759824B2 JP2759824B2 (ja) | 1998-05-28 |
Family
ID=16927616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1231699A Expired - Fee Related JP2759824B2 (ja) | 1989-09-08 | 1989-09-08 | データ記憶装置のアドレス誤り検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2759824B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6098555A (en) * | 1998-09-22 | 2000-08-08 | Suzuki Manufacturing Co., Ltd. | Chain-off forming apparatus for cover stitch sewing machines |
| JP2011113404A (ja) * | 2009-11-27 | 2011-06-09 | Fujitsu Ltd | バッファメモリ装置、及び、バッファリング方法 |
| CN112148201A (zh) * | 2019-06-26 | 2020-12-29 | 龙芯中科技术有限公司 | 数据写入方法、装置及存储介质 |
-
1989
- 1989-09-08 JP JP1231699A patent/JP2759824B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6098555A (en) * | 1998-09-22 | 2000-08-08 | Suzuki Manufacturing Co., Ltd. | Chain-off forming apparatus for cover stitch sewing machines |
| JP2011113404A (ja) * | 2009-11-27 | 2011-06-09 | Fujitsu Ltd | バッファメモリ装置、及び、バッファリング方法 |
| CN112148201A (zh) * | 2019-06-26 | 2020-12-29 | 龙芯中科技术有限公司 | 数据写入方法、装置及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2759824B2 (ja) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5611042A (en) | Data error detection and correction for a shared SRAM | |
| JPS6141028B2 (ja) | ||
| JP3222083B2 (ja) | 共有メモリ制御装置 | |
| JPH0395653A (ja) | データ記憶装置のアドレス誤り検出方法 | |
| JPS6329859A (ja) | 記憶保護装置 | |
| JPH04156641A (ja) | レジスタアクセス装置 | |
| EP0076098A2 (en) | Key storage error processing system | |
| JPS6035694B2 (ja) | 主記憶保護方式 | |
| JPS59207098A (ja) | 情報処理装置 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPH0528056A (ja) | メモリ装置 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPH02143352A (ja) | メモリエラー検出修正方式 | |
| JPH038040A (ja) | １ビット誤リ情報記憶装置 | |
| JPH1063577A (ja) | メモリ制御方法及び装置 | |
| JPH0561777A (ja) | 記憶制御回路 | |
| JPH0325646A (ja) | パリティエラー判別方式 | |
| JPS61177856A (ja) | デイジタル信号の変化検出回路 | |
| JPH04120938A (ja) | アドレス・コントロール・メモリの自己診断回路 | |
| JPH01251254A (ja) | 割り込み要求発生方式 | |
| JPH05165658A (ja) | 情報処理システム | |
| JPH0296257A (ja) | 主記憶装置の診断方式 | |
| JPS63697A (ja) | 状変種別情報設定方式 | |
| JPS6279544A (ja) | メモリ応答方式 | |
| JPH02196356A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |