JPH0325646A - パリティエラー判別方式 - Google Patents
パリティエラー判別方式Info
- Publication number
- JPH0325646A JPH0325646A JP1161487A JP16148789A JPH0325646A JP H0325646 A JPH0325646 A JP H0325646A JP 1161487 A JP1161487 A JP 1161487A JP 16148789 A JP16148789 A JP 16148789A JP H0325646 A JPH0325646 A JP H0325646A
- Authority
- JP
- Japan
- Prior art keywords
- data
- parity
- ram
- check
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 230000006870 function Effects 0.000 claims description 2
- 230000005856 abnormality Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパリテイエラー判別方式に関し、特にデータを
書込む場合とデータを読出す場合とのそれぞれに対しパ
リティチェックを行うバリテイエラー判別方式に関する
。
書込む場合とデータを読出す場合とのそれぞれに対しパ
リティチェックを行うバリテイエラー判別方式に関する
。
従来のパリティエラー判別方式は、書込み読出しメモリ
（以下ＲＡＭと記す）にデータを書込む着前でパリティ
ビットを作或して付加し、読出し時にバリティチェック
を行う方式が主に行われていた． 〔発明が解決しようとする課題〕 従来のパリティエラー判別方式はＲＡＭからのデータ読
出し時にのみバリティチェックを行うので、書込まれた
データが正しく読み出せたかどうかを確認することはで
きるが、書込まれる以前にデータが異常になってしまっ
ている場合には、書込みエラーとして検出することがで
きないという問題点がある。
（以下ＲＡＭと記す）にデータを書込む着前でパリティ
ビットを作或して付加し、読出し時にバリティチェック
を行う方式が主に行われていた． 〔発明が解決しようとする課題〕 従来のパリティエラー判別方式はＲＡＭからのデータ読
出し時にのみバリティチェックを行うので、書込まれた
データが正しく読み出せたかどうかを確認することはで
きるが、書込まれる以前にデータが異常になってしまっ
ている場合には、書込みエラーとして検出することがで
きないという問題点がある。
本発明の目的は、上記欠点を解決するもので、データの
異常がＲＡＭに書込まれる以前に発生したものか、又は
ＲＡＭから読出すときに発生したものかを判別すること
ができるパリティエラー判別方式を提供することにある
。
異常がＲＡＭに書込まれる以前に発生したものか、又は
ＲＡＭから読出すときに発生したものかを判別すること
ができるパリティエラー判別方式を提供することにある
。
本発明のパリテイエラー判別方式は、書込み読出しメモ
リに入力するデータのパリテイビットを作成する機能を
持つパリテイビット作成部と、前記書込み読出しメモリ
にデータを書込む場合に書込む以前に前記パリティビッ
ト作成部で作威した前記パリテイビットを用いてパリテ
ィチェックを行う書込みチェック部と、前記パリティチ
ェック部で作成された前記パリテイビットを記憶してお
く記憶部と、前記書込み読出しメモリのデータを読み出
す場合に、前記記憶部に記憶されている前記パリティビ
ットを用いてパリティチェツクを行う読出しチェック部
とを有する構成である．〔実施例〕 次に本発明について図面を参照して説明する。
リに入力するデータのパリテイビットを作成する機能を
持つパリテイビット作成部と、前記書込み読出しメモリ
にデータを書込む場合に書込む以前に前記パリティビッ
ト作成部で作威した前記パリテイビットを用いてパリテ
ィチェックを行う書込みチェック部と、前記パリティチ
ェック部で作成された前記パリテイビットを記憶してお
く記憶部と、前記書込み読出しメモリのデータを読み出
す場合に、前記記憶部に記憶されている前記パリティビ
ットを用いてパリティチェツクを行う読出しチェック部
とを有する構成である．〔実施例〕 次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す機能ブロック図である
。
。
マイクロプロセッサ１のデータバス２には、データを記
憶するＲＡＭ３と、データのパリテイビットを作成する
パリテイビット作成部４とＲＡＭ３に対するデータ書込
み時にパリティチェックを行う書込みチェック部５と、
ＲＡＭ３からのデータ読出し時にパリティチェックを行
う読だしチェック部６とが接続している．さらにパリテ
イビット作或部４と書込みチェック部５と読出しチェッ
ク部６とは、パリテイビット作成部４の作成したパリテ
イビットを記憶する記憶部７と接続している。
憶するＲＡＭ３と、データのパリテイビットを作成する
パリテイビット作成部４とＲＡＭ３に対するデータ書込
み時にパリティチェックを行う書込みチェック部５と、
ＲＡＭ３からのデータ読出し時にパリティチェックを行
う読だしチェック部６とが接続している．さらにパリテ
イビット作或部４と書込みチェック部５と読出しチェッ
ク部６とは、パリテイビット作成部４の作成したパリテ
イビットを記憶する記憶部７と接続している。
次に動作について説明する。
第２図は本発明の一実施例の動作の流れ図である．
ＲＡＭ３にデータを書込む場合は（ステップ１）、まず
バリティピット作成部４で、データのパリテイビットを
作成しくステップ２〉、次に書込みチェック部５で書込
みデータをチェックしくステップ３）、チェックが正常
であれば作成したパリテイビットを記憶部７に記憶する
（ステップ４）．出しチェック、７・・・記憶部。
バリティピット作成部４で、データのパリテイビットを
作成しくステップ２〉、次に書込みチェック部５で書込
みデータをチェックしくステップ３）、チェックが正常
であれば作成したパリテイビットを記憶部７に記憶する
（ステップ４）．出しチェック、７・・・記憶部。
又、Ｒ Ａ Ｍ ３からデータを読出す場合は（ステノ
プ５）、読出しチェック部６でデータのチェックを行づ
（ステップ６〉。
プ５）、読出しチェック部６でデータのチェックを行づ
（ステップ６〉。
辷発明の効果〕
以上説明したように本発明は、ＲＡＭに記憶するデータ
のパリティチェックを書込み以前と読出し時の２回行う
ことにより、データの異常が発生した場合、ＲＡＭに書
込む前に起きたのか、ＲＡＭから読出した時に起きたの
かが容易に判別できる効果がある。
のパリティチェックを書込み以前と読出し時の２回行う
ことにより、データの異常が発生した場合、ＲＡＭに書
込む前に起きたのか、ＲＡＭから読出した時に起きたの
かが容易に判別できる効果がある。
Claims (1)
- 書込み読出しメモリに入力するデータのパリテイビット
を作成する機能を持つパリティビット作成部と、前記書
込み読出しメモリにデータを書込む場合に書込む以前に
前記パリテイビット作成部で作成した前記パリテイビッ
トを用いてパリテイチェックを行う書込みチェック部と
、前記パリテイチェック部で作成された前記パリテイビ
ットを記憶しておく記憶部と、前記書込み読出しメモリ
のデータを読み出す場合に、前記記憶部に記憶されてい
る前記パリテイビットを用いてパリテイチェックを行う
読出しチェック部とを有することを特徴とするパリテイ
エラー判別方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161487A JPH0325646A (ja) | 1989-06-23 | 1989-06-23 | パリティエラー判別方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161487A JPH0325646A (ja) | 1989-06-23 | 1989-06-23 | パリティエラー判別方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0325646A true JPH0325646A (ja) | 1991-02-04 |
Family
ID=15736013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1161487A Pending JPH0325646A (ja) | 1989-06-23 | 1989-06-23 | パリティエラー判別方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0325646A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293982A (ja) * | 2005-04-11 | 2006-10-26 | Hynix Semiconductor Inc | アクセス時間が減少したフラッシュメモリ装置 |
-
1989
- 1989-06-23 JP JP1161487A patent/JPH0325646A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293982A (ja) * | 2005-04-11 | 2006-10-26 | Hynix Semiconductor Inc | アクセス時間が減少したフラッシュメモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2699377B2 (ja) | ハードウエア論理シミユレータ | |
| JP2772391B2 (ja) | 不良データアルゴリズム | |
| KR910012924A (ko) | 다중 소오스로부터 독립적으로 발생하는 에러를 선택적으로 잡아내기 위한 버스 모니터 | |
| JPS6222199B2 (ja) | ||
| EP0070184B1 (en) | A method of testing memory | |
| JPS609301B2 (ja) | 停電中のメモリ内容破壊検査方式 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JP2513615B2 (ja) | Ｅｃｃ回路付記憶装置 | |
| JPH04119434A (ja) | パリティ・エラー検出装置 | |
| JPH02188835A (ja) | ファイル書き込みデータのチェック方式 | |
| JPS60233743A (ja) | 計算機システムの異常検出回路 | |
| JPH0395653A (ja) | データ記憶装置のアドレス誤り検出方法 | |
| JP2998282B2 (ja) | メモリ装置 | |
| JPS6155131B2 (ja) | ||
| JPH0573437A (ja) | メモリパリテイ回路 | |
| JPH01205357A (ja) | メモリエラー検出回路テスト方式 | |
| JPH0528056A (ja) | メモリ装置 | |
| JPH02123631U (ja) | ||
| JPH03126147A (ja) | 外部記憶装置のテスト方式 | |
| JPH01266639A (ja) | データ保全処理方式 | |
| JPS57146349A (en) | Discriminating method of performance of check circuit | |
| JPH01282658A (ja) | 共通バス誤り検出方式 | |
| JPH0296855A (ja) | メモリコントロール回路における故障検出方式 | |
| JPS62109147A (ja) | ランダムアクセスメモリの異常検出方式 | |
| JPH04101253A (ja) | メモリのｅｃｃ回路の動作試験方式 |