JPH0395683A

JPH0395683A - 画像処理装置

Info

Publication number: JPH0395683A
Application number: JP23353389A
Authority: JP
Inventors: Hajime Sato; 一佐藤; Kokichi Taniai; 谷合　高吉
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-09-08
Filing date: 1989-09-08
Publication date: 1991-04-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】？産業上の利用分野〕本発明は、外部から人力されるコマンド及びパラメータ
により、カラー図形処理を行い画像メモリにプレーンア
クセスする汎用の画像処理装置に係り、特に任意のブレ
ーン数に柔軟に対応できる画像処理装置に関する。

図形・画像情報は現在■のコンピュータが扱う一般のデ
ータ処理に比べてデータ量も膨大であり、処理内容や対
称も複雑かつ多様である。このため、図形・画像のコン
ピュータ処理は、大型コンピュータを長時間も利用する
科学技術計算の分野で扱われ、純粋な科学研究からいろ
いろなアルゴリズムが開発されてきた。しかし、最近の
マイクロコンピュータの高機能化やメモリの低価格化、
大容量化により、急速に図形・画像処理の実用化、大衆
化が進んでいる。

〔従来の技術〕

外部からのコマンドとパラメータにより、カラー図形処
理を行う画像メモリに読み書きする描画処理専門のプロ
セッサが各種製品化されている。

これらのプロセッサは、ＣＲＴに図形を表示するシステ
ムにおいてメインＣＰＵの負担を減らすために使用され
ることを目的としている。

従来の画像処理装置でカラー画像を扱う場合、画像を記
憶するメモリは一般に複数のプレーンで構成される。そ
して、そのようなメモリへのアクセスの仕方はプレーン
アクセス方式とビクセルアクセス方式とがある。ビクセ
ルアクセス方式は、画素単位の処理に適している。これ
は、プレーンアクセス方式がプレーン単位でメモリに読
み書きするのに対し、ピクセルアクセス方式は各プレー
ンの同一位置に同時にアクセスすることで、一度にビク
セルの処理ができるからである。第３図は画像メモリが
Ｂ（ブルー）、Ｇ（グリーン）およびＢ（レッド）の色
情報に対応する３枚のプレーンＩ〜３で構成されている
場合のプレーンアクセスの例であり、この例ではＲ（レ
ソド）のプレーン３を指定して読み出したデータはメモ
リ４上での実際の位置は同図に示すようになっている。

また、第４図は同じく画像メモリが３枚のブレーン１〜
３で構成されている場合のビクセルアクセスの例で、読
み出したデータとそのデータのメモリ４上の実際の位置
を示している。

〔発明が解決しようとする課題〕

しかしながら、このような従来の画像処理装置にあって
は、画素数単位の処理には適したビクセルアクセス方式
も、次の点ではプレーンアクセスに劣るという欠点があ
った。

すなわち、その一つは、画素を構或するビット数の変更
が困難なことである。他の一つは、１画素を構或するビ
ット数が２のｎ乗でない場合は領域転送等の図形処理の
効率が落ちるということである。例えば、第４図の例は
１画素が３ビソト構或であるため、ｌワードを読み出し
てもその内の２ビットはダご一ビットとなってしまう。

このように二つのメモリアクセス方式は、どちらも一長
一短がある。そのため、１個の装置で、プレーンアクセ
スを複数プレーンで同時に行うことでピクセルアクセス
方弐に劣る点を補う方式が考えられている。汎用の画像
処理装置として、この方式を採っているものもあり、そ
の中には、プロセッサｌ個で一度に４プレーンの処理が
行えるものもある。

しかしながら、このような方式によってもブレーンの枚
数が多い場合や、またブレーンの枚数によっては冗長な
構或となり、効率的でないという欠点があり、有効な解
決策とはなっていない。

そこで本発明は、複数のプレーンを同時に処理でき、し
かも任意のプレーン数に対応して柔軟な構或により効率
的な画像処理ができる画像処理装置を提供することを目
的としている。

〔課題を解決するための手段〕

本発明による画像処理装置は上記目的達成のため、外部
からのコマンドおよびパラメータにより図形処理を行い
、画像メモリに読み書きして画像処理を行うとともに、
該画像メモリは、複数のプレーンで構成されプレーンア
クセスされる画像処理装置において、外部からのコマン
ドおよびパラメータに応じて図形処理のためのコマンド
解析、座標計算、アドレス計算等を行い、画像メモリに
アドレスを出力する第１の手段と、画像メモリの各プレ
ーン毎に対応して設置され、各ブレーンと第１の手段と
の間のデータの受け渡しを行う第２の手段とを設けてい
る。

Ｃ作用〕本発明では、外部からのコマンドおよびパラメータは第
１の手段により解析等が行われて画像メモリの各プレー
ンにアドレスが出力される一方、第２の手段を介して各
ブレーンと第１の手段との間のデータの受け渡しが行わ
れる。

したがって、複数の各ブレーンを同時にアクセスできる
とともに、任意のプレーン数に対しても、それと同数の
第２の手段を設置することで容易に対応することができ
、汎用性を得て効率的な画像処理が可．能となる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１、２図は本発明に係る画像処理装置の一実施例を示
す図である。第１図は画像処理装置の構成図であり、本
実施例は１プレーンから最大１６プレーンまでの任意の
プレーン数の構成に対応できるもののうち、特に４プレ
ーンの例である。第１図において、工０は第１の手段に
相当するユニットであり、ユニット１０は外部からの描
画コマンドおよびパラメータを受け入れてカラー図形処
理のためのコマンド解析、座標計算、アドレス計算等を
行い、複数（本実施例では４個）のプレーン１１〜１４
に対してアドレスハス１５を介してアドレスおよびリー
ド信号、ライト信号を出力するとともに、ユニフト２１
〜２４に対して制御バス２５ａ．２５ｂを介して制御コ
ードとブレーン選択信号を出力する。

ブレーン１１〜１４は画像メモリ２６を構成しており、
画像メモリ２６とユニット１０の間にプレーン１ｌ〜１
４と同数のユニット２１〜２４が設置される。すなわち
、画像メモリ２６は４プレーンで構成されており、した
がって、ｌピクセルは４ビントで構或されることになる
。ブレーン１１〜ｌ４にはユニット２１〜２４がそれぞ
れデータパス３１〜３４を介して接続され、またユニソ
ト２１〜２４は共通のバス３５を介してユニソト１０と
接続されている。そして、ユニット２１〜２４は各プレ
ーンｌ１〜１４とユニット１０との間のデータの受け渡
し“を行う。

次に、ユニット２１〜２４の詳細な構或を説明すると、
一例としてユニソト２ｌの内部構或は第２図のように示
される。同図において、ユニソト２１はエンコーダ３６
、３７、一致検出回路３８、レジスタ３９〜４１、演算
回路４２およびバッファ４３、４４により構或され、自
身が何番目のプレーンに対応しているかを外部端子（ｐ
ｏ　−Ｐ３　）に設定された値により知ることができる
。本実施例では、ユニット２１はＰ０〜Ｐ３　　（０　
０　０　０）に設定され、同様に各ユニソト２２〜２４
はそれぞれ（０００１），　　（００１０〕，　　（０
０１１）に設定され、これにより区別される（第１図参
照）。レジスタ３９〜４１はそれぞれマスクデータ、描
画元データ、猫画先データを保持するためのものであり
、このうちマスクデータはアクセスした１ワード中のど
のビットを書き換えるかを指示するためのものである。

演算回路４２は上記３つのデータに対し、ビノト毎に次
式の演算を行ってバンファ４３、４４に出力する。

ａ−ｂ＋ａ−ｃ・・・・・・■ 但し、ａ，ｂ，ｃ二それぞれレジスタ３９〜４ｌの各ビ
ットの値一方、ユニット１０からのプレーン選択信号はエンコー
ダ３７に入力され、エンコーダ３７によりエンコードさ
れて一致検出回路３８に出力される。また、プレーン設
定番号に対応する外部端子ＣＰ，〜Ｐｉ）の値はエンコ
ーダ３６によりエンコードされて一致検出回路３８に出
力され、一致検出回路３８は上記両者が一致したときバ
ッファ４３を作動させる指令ＥＮを出力する。したがっ
て、パソファ４３は一敗検出回路３８が一致を検出した
ときの作動指令ＥＮに基づいて作動し、演算回路４２の
演算結果をバス３５に出力する。また、演算回路４２の
演算結果はバッファ４４を介してデータパス３ｌにその
まま出力される。そして、この演算により、マスクデー
タが“０”の位置には描画が行われ、マスクデータが“
１”の位置には描画が行われず元のデータが残る。

ここで、制御コードとデータの受け渡し動作の関係は次
のようになっている。

制御コード　ユニソト１０　　ユニット２１　　　画像
メモリ２６０００：　　閘画色　→　レジスタ４０００
１：　　　　　　　　レジスタ４１　　一描画先データ
ＯｌＯ：　　　　　　　　レジスタ４０４−描画元デー
タ０１１：マスクデータ→　レジスタ３９演算結果　　
一描画先１００：マスクデータ→　レジスタ３〇一　演算結果次に、閘画を行うときの装置の動作を説明する。

（Ｉ）ユニソト１０は制御コード“０００”を出力し、
溝画色データをバス３５に出力する。このとき、ブレー
ン番号ｉ　　（ｉ＝ｏ〜４のうちの１つ）に設定された
プレーン１１〜１４のうちの１つ（例えばブレーンｉ）
が閘画色データの第ｉ番目のビットを取り込み、そのビ
ットの値が゛０“ならば、レジスタ４０の値をオール〔
０〕に、″１″ならばオール〔１〕にする。

（ＩＩ）次いでユニット１０は制御コード“００１”を
出力し、画像メモリ２６に対して描画先のアドレスとリ
ード信号に出力する。各ユニント２ｌ〜２４はそれぞれ
データパス３１〜３４から描画先のデータを取り込みレ
ジスタ４１　（ユニント２ｌの例であるが、他について
も同様。以下、同じ）にラッチする。

（Ｉ［［）ユニット１０が制御コード″０１１”を出力
し、マスクデータをバス３５に出力し、画像メモリ２６
に対して描画先のアドレスを出力する。各ユニット２１
〜２４はバス３５からマスクデータを取り込みレジスタ
３９にラッチして前記の式の演算を行い、バッファ４４
を通してデータパス３１〜３４へ出力する。一方、ユニ
ッｌ−１０のライト信号によりデータパス３１〜３４の
データが画像メモリ２６に取り込まれる。

次に、転送を行うときの装置の動作を説明する。

（Ｉ）ユニット１０は制御コード“００１”を出力し、
画像メモリ２６に転送先のアドレスとリード信号を出力
する。このとき、ユニット２１〜２４はそれぞれデータ
パス３１〜３４から転送先のデータを取り込みレジスタ
４１にラッチする。

（ｎ）次いで、ユニット１０は制御コード”　０　１　
０　”を出力し、画像メモリ２６に転送元のアドレスと
リード信号を出力する。ユニット２１〜２４はそれぞれ
データバス３ｌ〜３４から転送元のデータを取り込みレ
ジスタ４０にラッチする。

（Ｉ［Ｉ）ユニット１０は制御コード“０１１”を出力
し、マスクデータをバス３５に出力し、画像メモリ２６
に対して転送先アドレスを出力する。ユニット２１〜２
４はバス３５からマスクデータを取り込んでレジスタ３
９にラッチし、前記の式の演算を行い、その結果をバッ
ファ４４を通してデータパス３１〜３４に出力する。ま
た．ユニット１０のライト信号によりデータパス３１〜
３４のデータが画像メモリ２６に書き込まれる。

次に、読み出しを行うときの装置の動作を説明する．（１）ユニット１０が制御コード“０１０”を出力し、
画像メモリ２６に対して読み出し元のアドレスとリード
信号を出力する。各ユニソト２１〜２４は、それぞれデ
ータパス３１〜３４から読み出し元のデータを取り込み
レジスタ４０にラソチする。

（Ｉ［）ユニ７｝１０が制御コード“１００″を出力し
、マスクデーク“ｏｏｏｏｏｏｏｏ”をデータバス３５
に出力する。ユニソト２１〜２４の演算回路４２はマス
クデータがオール“０”なので、レジスタ４０の値をそ
のまま出力する。ユニノト１０はプレーン選択信号を出
力し、これによって選ばれたプレーン番号に対応するユ
ニッ｝２１〜２４のうちの何れかの出力をバソファ４３
を通してデータバス３５に出力する。その後、ユニソト
１０がバス３５のデータ取り込む。

このように、本実施例では描画の際の座標計算やメモリ
アドレスを計算する機能と、描画メモリ２６とデータを
やりとりする機能を分離して回路的に独立させ、前者を
ユニットＩＯ、後者をユニノト２１〜２４とし、さらに
ユニソト２１〜２４を各プレーン１１〜ｌ４と１対１に
対応する回路構或としている。

また、各プレーン１１〜１４毎に対応させたユニソト２
１〜２４はユニット１０が出力する制御コードに基づい
て動作を起こし、ユニソト２１〜２４に自分自身が何番
目のプレーンに対応しているかを知ることができるよう
にしている。したがって、複数のプレーンを同時に処理
でき、しかも任意のプレーン数に対応できる柔軟な回路
構戒をとることができ、汎用性を得て効率的な画像処理
う行うことができる。

なお、上記実施例では画像メモリが４つのプレーンで構
或されているが、これに限らず、他の適当数のプレーン
で構戒されていても同様の効果が得られるのは勿論であ
る。

〔発明の効果〕

本発明によれば、画像メモリの複数のブレーンを同時に
処理でき、しかも任意のプレーン数に対応して柔軟なメ
モリアクセスも可能にすることができ、汎用性を十分に
可能なものとして効率的な画像処理を行うことができる
。

【図面の簡単な説明】第１、２図は本発明に係る画像処理装置の一実施例を示
す図であり、第１図はその構或図、第２図はそのユニット２１の詳細な構或図、第３図はブ
レーンアクセスを説明する図、第４図はビクセルアクセ
スを説明する図である。１０・・・・・・ユニソト（第１の手段）、工１〜ｌ４
・・・・・・ブレーン、ｌ５・・・・・・アドレスパス、２１〜２４・・・・・・ユニソト（第２の手段）、２５
ａ〜２５ｂ・・・・・・制御バス、２６・・・・・・画
像メモリ、３ｌ〜３４・・・・・・データパス、３６、３７・・・・・・エンコーダ、３８・・・・・・一致検出回路、３９〜４■・・・・・・レジスタ、４２・・・・・・演算回路、４３、４４・・・・・・バ′ソファ。 −５；ブレーンアクセスを説明する図第３図ピクセルアクセスを説明する図 ’＊４図

Claims

【特許請求の範囲】外部からのコマンドおよびパラメータにより図形処理を
行い、画像メモリに読み書きして画像処理を行うととも
に、該画像メモリは、複数のプレーンで構成され、プレーン
アクセスされる画像処理装置において、外部からのコマ
ンドおよびパラメータに応じて図形処理のためのコマン
ド解析、座標計算、アドレス計算等を行い、画像メモリ
にアドレスを出力する第１の手段と、画像メモリの各プレーン毎に対応して設置され、各プレ
ーンと第１の手段との間のデータの受け渡しを行う第２
の手段とを設けたことを特徴とする画像処理装置。