JPH039710B2 - - Google Patents
Info
- Publication number
- JPH039710B2 JPH039710B2 JP57069653A JP6965382A JPH039710B2 JP H039710 B2 JPH039710 B2 JP H039710B2 JP 57069653 A JP57069653 A JP 57069653A JP 6965382 A JP6965382 A JP 6965382A JP H039710 B2 JPH039710 B2 JP H039710B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- switching element
- current
- turn
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/337—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
- H02M3/3376—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration with automatic control of output voltage or current
- H02M3/3378—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration with automatic control of output voltage or current in a push-pull configuration of the parallel type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発明は電力変換装置のインバータ部を構成す
る１対の半導体スイツチング素子の導通期間を制
御する方法において、定常時は勿論のこと過渡時
においても良好な電流平衡を前記１対の半導体ス
イツチング素子に与えるものである。
る１対の半導体スイツチング素子の導通期間を制
御する方法において、定常時は勿論のこと過渡時
においても良好な電流平衡を前記１対の半導体ス
イツチング素子に与えるものである。
直流電源と変圧器の１次側に１対のトランジス
タをプシユプル接続し、その２次側より１対のダ
イオードを介して２相半波整流して出力を得る一
般的な電力変換装置にあつては、半導体スイツチ
ング素子及びダイオードのスイツチング時間や電
圧下降時のアンバランス、及び制御回路のアンバ
ランスによつて変圧器の巻線に印加される電圧の
１サイクルで直流電流が生ずると、変圧器の励磁
は各サイクル毎に直流成分が印加される側に偏
る。この結果、偏つた方向の励磁電流が増大し、
変圧器の巻線の直流抗による電圧降下、前記半導
体素子の電圧降下及びそのスイツチング時間の変
化などにより、変圧器の磁心に対する励磁電圧の
直流成分が０となるまで励磁状態は偏り続け、こ
の偏励磁は変圧器の巻線に大幅にアンバランスな
電流を流したり、変圧器の一方向に磁気飽和を生
じ、損失の増大、半導体スイツチング素子の破壊
及び制御の不安定などを招来し極めて不都合であ
る。斯かる偏磁現象を防止するため、従来は主回
路に設けられた変圧器の１次側をハーフブリツジ
接続或いはブリツジ接続すると共にその１次側巻
線に直列にコンデンサを挿入し、１次側からの直
流励磁を防ぐことなどが行われていた。しかしこ
の様な偏磁抑止方法では半導体スイツチング素子
の必要個数が増えたり、変圧器の１次側に直列に
挿入するコンデンサを必要とするために入力電圧
が低い場合や電流が大きい場合には効率の低下及
び装置の大型化などをもたらす欠点があつた。ま
た直列コンデンサの容量と変圧器の励磁インダク
タンスと飽和磁束までの余裕とパルス幅制御回路
の応答速度との兼合いで変圧器が過渡的に飽和す
る場合があり、またこの飽和はパルス幅制御の応
答を速くすると起り易くなるので応答速度を大き
くすることは困難であつた。
タをプシユプル接続し、その２次側より１対のダ
イオードを介して２相半波整流して出力を得る一
般的な電力変換装置にあつては、半導体スイツチ
ング素子及びダイオードのスイツチング時間や電
圧下降時のアンバランス、及び制御回路のアンバ
ランスによつて変圧器の巻線に印加される電圧の
１サイクルで直流電流が生ずると、変圧器の励磁
は各サイクル毎に直流成分が印加される側に偏
る。この結果、偏つた方向の励磁電流が増大し、
変圧器の巻線の直流抗による電圧降下、前記半導
体素子の電圧降下及びそのスイツチング時間の変
化などにより、変圧器の磁心に対する励磁電圧の
直流成分が０となるまで励磁状態は偏り続け、こ
の偏励磁は変圧器の巻線に大幅にアンバランスな
電流を流したり、変圧器の一方向に磁気飽和を生
じ、損失の増大、半導体スイツチング素子の破壊
及び制御の不安定などを招来し極めて不都合であ
る。斯かる偏磁現象を防止するため、従来は主回
路に設けられた変圧器の１次側をハーフブリツジ
接続或いはブリツジ接続すると共にその１次側巻
線に直列にコンデンサを挿入し、１次側からの直
流励磁を防ぐことなどが行われていた。しかしこ
の様な偏磁抑止方法では半導体スイツチング素子
の必要個数が増えたり、変圧器の１次側に直列に
挿入するコンデンサを必要とするために入力電圧
が低い場合や電流が大きい場合には効率の低下及
び装置の大型化などをもたらす欠点があつた。ま
た直列コンデンサの容量と変圧器の励磁インダク
タンスと飽和磁束までの余裕とパルス幅制御回路
の応答速度との兼合いで変圧器が過渡的に飽和す
る場合があり、またこの飽和はパルス幅制御の応
答を速くすると起り易くなるので応答速度を大き
くすることは困難であつた。
また偏磁の防止を前記コンデンサを挿入する構
成でなく、制御回路の制御機能で防止する方法と
して、交互に導通する半導体スイツチング素子の
出力を検出してそのパルス幅制御を行う方法にお
いて半導体スイツチング素子を流れる電流を夫々
検出して得た補正信号をパルス幅制御に加味する
方法、或いは半導体スイツチング素子を流れる電
流の瞬時値を検出し、相互に半サイクル前に導通
した他方の半導体スイツチング素子を流れた電流
に或る設定値を加えた値を越えない様に電流制限
回路を設けた方法がある。前者は補正信号を加え
る方法のため電流不平衡による制御量と出力検出
による制御量との兼合いが非常に難しく、出力制
御と電流平衡とを良好に両立させるのは困難であ
つた。後者は出力制御と電流制御の回路分離が出
来るため、応答速度の面を除いて良好な制御性が
期待できるが、良好な電流平衡と良好な出力制御
応答、特に出力の上昇速度とを両立させることは
困難であつた。この理由は、半導体スイツチング
素子を通流する電流が半サイクル前に導通してい
た半導体スイツチング素子の電流を互いに設定値
だけしか越えることが出来ず、一方設定値は小さ
い程電流平衡が良好になるので、結局これらの兼
合いで出力の上昇温度を或る程度小さくせねばな
らないということによる。
成でなく、制御回路の制御機能で防止する方法と
して、交互に導通する半導体スイツチング素子の
出力を検出してそのパルス幅制御を行う方法にお
いて半導体スイツチング素子を流れる電流を夫々
検出して得た補正信号をパルス幅制御に加味する
方法、或いは半導体スイツチング素子を流れる電
流の瞬時値を検出し、相互に半サイクル前に導通
した他方の半導体スイツチング素子を流れた電流
に或る設定値を加えた値を越えない様に電流制限
回路を設けた方法がある。前者は補正信号を加え
る方法のため電流不平衡による制御量と出力検出
による制御量との兼合いが非常に難しく、出力制
御と電流平衡とを良好に両立させるのは困難であ
つた。後者は出力制御と電流制御の回路分離が出
来るため、応答速度の面を除いて良好な制御性が
期待できるが、良好な電流平衡と良好な出力制御
応答、特に出力の上昇速度とを両立させることは
困難であつた。この理由は、半導体スイツチング
素子を通流する電流が半サイクル前に導通してい
た半導体スイツチング素子の電流を互いに設定値
だけしか越えることが出来ず、一方設定値は小さ
い程電流平衡が良好になるので、結局これらの兼
合いで出力の上昇温度を或る程度小さくせねばな
らないということによる。
本発明は、電力変換装置における１対の半導体
スイツチング素子の内、一方を出力の検出値に応
じてパルス制御すると共に他方の前記半導体スイ
ツチング素子を流れる電流と等しい電流が流れる
ように追従してパルス幅制御し、そして前記他方
の半導体スイツチング素子が最大パルス幅で制御
されるに至つた場合には該半導体スイツチング素
子を流れる電流よりも設定値だけ大きい電流が流
れる様に前記一方の半導体スイツチング素子を制
御することを交互の各半サイクルで行うことによ
り、全制御範囲に亘つて良好な電流平衡を得るこ
とが出来ると同時に良好な出力制御特性を達成す
ることが出来る。
スイツチング素子の内、一方を出力の検出値に応
じてパルス制御すると共に他方の前記半導体スイ
ツチング素子を流れる電流と等しい電流が流れる
ように追従してパルス幅制御し、そして前記他方
の半導体スイツチング素子が最大パルス幅で制御
されるに至つた場合には該半導体スイツチング素
子を流れる電流よりも設定値だけ大きい電流が流
れる様に前記一方の半導体スイツチング素子を制
御することを交互の各半サイクルで行うことによ
り、全制御範囲に亘つて良好な電流平衡を得るこ
とが出来ると同時に良好な出力制御特性を達成す
ることが出来る。
先ず第１図により本発明に係るDC−DCコンバ
ータの一実施例を説明すると、主回路は直流濃入
力電流、半導体スイツチング素子として用いられ
るスイツチンゲトランジスタQ1，Q2、主トラン
スT1、整流用ダイオードD1，D2、平滑用チヨー
クL1、平滑用コンデンサC1などからなり、該コ
ンデンサの両端に直流出力電圧V0を得る。一方、
制御回路は基準発振器１、電流信号処理回路２，
３、駆動信号発生回路４，５、電流検出回路６，
７、出力検出比較回路８などからなる。
ータの一実施例を説明すると、主回路は直流濃入
力電流、半導体スイツチング素子として用いられ
るスイツチンゲトランジスタQ1，Q2、主トラン
スT1、整流用ダイオードD1，D2、平滑用チヨー
クL1、平滑用コンデンサC1などからなり、該コ
ンデンサの両端に直流出力電圧V0を得る。一方、
制御回路は基準発振器１、電流信号処理回路２，
３、駆動信号発生回路４，５、電流検出回路６，
７、出力検出比較回路８などからなる。
斯かる各部材からなる装置において、基準発振
器１は、第２図Ａ，Ｂに示す様にトリガ信号１
ａ，１ｂを夫々の駆動信号発生回路４，５に交互
に与え、回路４，５はトリガ信号１ａ，１ｂによ
りトリガされて夫々のスイツチングトランジスタ
Q1，Q2に同図Ｅ，Ｆに示すような導通信号４ａ，
５ａを与える。従つてスイツチングトランジスタ
Q1，Q2のターンオン条件は対等であるが、後述
するようにターンオフ条件は異なる。通常の出力
制御状態では出力電圧V0の検出値と基準値とを
比較して出力検出比較回路８が出力誤差信号８ａ
を生じ、駆動信号発生回路４はこの出力誤差信号
８ａにより制御され、その出力差信号８ａの大き
さに依存する時間だけ持続される導通信号をスイ
ツチングトランジスタQ1のベースに与える。こ
れに対し駆動信号発生回路５は電流信号処理回路
３からの信号３ａにより制御され、電流信号処理
回路３は電流信号処理回路２から送られたスイツ
チングトランジスタQ1に関する電流信号２ｂと
電流検出回路７からのスイツチングトランジスタ
Q2を流れる電流の検出信号７ａとを比較処理し
て、スイツチングトランジスタQ2を流れる電流
がスイツチングトランジスタQ1を流れた電流と
等しくなるように追従制御する。尚、以上の説明
は定常動作状態の概略であり、過渡的な動作状態
については後で詳述する。
器１は、第２図Ａ，Ｂに示す様にトリガ信号１
ａ，１ｂを夫々の駆動信号発生回路４，５に交互
に与え、回路４，５はトリガ信号１ａ，１ｂによ
りトリガされて夫々のスイツチングトランジスタ
Q1，Q2に同図Ｅ，Ｆに示すような導通信号４ａ，
５ａを与える。従つてスイツチングトランジスタ
Q1，Q2のターンオン条件は対等であるが、後述
するようにターンオフ条件は異なる。通常の出力
制御状態では出力電圧V0の検出値と基準値とを
比較して出力検出比較回路８が出力誤差信号８ａ
を生じ、駆動信号発生回路４はこの出力誤差信号
８ａにより制御され、その出力差信号８ａの大き
さに依存する時間だけ持続される導通信号をスイ
ツチングトランジスタQ1のベースに与える。こ
れに対し駆動信号発生回路５は電流信号処理回路
３からの信号３ａにより制御され、電流信号処理
回路３は電流信号処理回路２から送られたスイツ
チングトランジスタQ1に関する電流信号２ｂと
電流検出回路７からのスイツチングトランジスタ
Q2を流れる電流の検出信号７ａとを比較処理し
て、スイツチングトランジスタQ2を流れる電流
がスイツチングトランジスタQ1を流れた電流と
等しくなるように追従制御する。尚、以上の説明
は定常動作状態の概略であり、過渡的な動作状態
については後で詳述する。
電気信号処理の方法により種々な電流追従制御
が可能であり、先ず始めにピーク電流追従の実施
例を説明する。
が可能であり、先ず始めにピーク電流追従の実施
例を説明する。
このピーク電流追従法ではスイツチングトラン
ジスタQ1，Q2を流れる電流が単調増加であるこ
とが必要であり、第１図の回路では整流用ダイオ
ードD1，D2の逆方向回復電流及び図示していな
いが一般にスイツチングトランジスタQ1とQ2、
整流用ダイオードD1，D2に並列接続されたサー
ジアブソーバに流れる電流とに起因するサージ電
流が流れるスイツチングトランジスタQ1，Q2の
ターンオン直後の期間（t1〜t2）を除いて単調増
加である。先ず時刻t1において、スイツチングト
ランジスタQ1が駆動信号発生回路４からの第２
図Ｅに示す様な信号４ａによりターンオンする
と、その電流は電流検出回路６により検出され、
同図Ｇに示す様な検出回路６ａが電流信号処理回
路２に送出される。スイツチングトランジスタの
ターンオン時にはサージ電流が流れるので、この
サージ電流による悪影響を防ぐため、スイツチン
グトランジスタQ1のターンオン直後の期間（t1〜
t2）、基準発振器１は禁止信号Icを発生しており、
この期間の経過後、ほぼ時刻t2から電流信号処理
回路２はスイツチングトランジスタQ1のピーク
検出動作を開始する。この動作は駆動信号発生回
路４が発生する導通信号４ａが時刻t3で開放信号
に変るときに同時に駆動信号発生回路４が発生す
るピーク検出停止信号４ｂが与えられるまで継続
する。スイツチングトランジスタQ1を流れる電
流はターンオン直後を除いてフオールタイムまで
単調増加であるから導通信号４ａが開放信号に変
る時点t3までピークに達し、このピーク値は時刻
t10で基準発振器１からの信号１Ｃでリセツトさ
れるまでピーク保持される。この信号は第２図
に示す様になり、スイツチングトランジスタQ1
を流れる電流のピーク検出保持信号２ｂとして電
流信号処理回路３に印加される。そしてスイツチ
ングトランジスタQ1は時刻t3で導通信号４ａが除
去された後、蓄積時間を経て時刻t4でターンオン
し、次に基準発振器１からのトリガ信号１ｂによ
つて駆動信号発生回路５が付勢されて第２図Ｆに
示す様な駆動信号５ａをスイツチングトランジス
タQ2に与えてこれを時刻t6でターンオンさせる。
スイツチングトランジスタQ2を流れる電流は電
流検出回路７で検出され、その検出信号７ａ（第
２図Ｈ）は電流信号処理回路３に与えられる。電
流信号処理回路３はスイツチングトランジスタ
Q1を流れている各サイクルにおける電流のピー
ク値に相当するピーク検出値P1と検出信号７ａ
とを比較し、スイツチングトランジスタQ2との
ターンオン直後の期間（t6〜t7を除き、検出信号
７ａがトランジスタQ1のピーク検出値P1を時刻t8
で越えるとトリガ信号３ａを駆動信号発生回路５
に与え、駆動信号発生回路５はこのトリガ信号３
ａにより導通信号を開放信号に変える（第２図
Ｆ）。従つてスイツチングトランジスタQ2は第２
図Ｈに示す様にその蓄積時間を経て時刻t9でター
ンオフする。そして電流信号処理回路３は回路２
と同様にして基準発振器１からのリセツト信号１
ｄ（第２図Ｄ）により時刻t11でリセツトされる。
ジスタQ1，Q2を流れる電流が単調増加であるこ
とが必要であり、第１図の回路では整流用ダイオ
ードD1，D2の逆方向回復電流及び図示していな
いが一般にスイツチングトランジスタQ1とQ2、
整流用ダイオードD1，D2に並列接続されたサー
ジアブソーバに流れる電流とに起因するサージ電
流が流れるスイツチングトランジスタQ1，Q2の
ターンオン直後の期間（t1〜t2）を除いて単調増
加である。先ず時刻t1において、スイツチングト
ランジスタQ1が駆動信号発生回路４からの第２
図Ｅに示す様な信号４ａによりターンオンする
と、その電流は電流検出回路６により検出され、
同図Ｇに示す様な検出回路６ａが電流信号処理回
路２に送出される。スイツチングトランジスタの
ターンオン時にはサージ電流が流れるので、この
サージ電流による悪影響を防ぐため、スイツチン
グトランジスタQ1のターンオン直後の期間（t1〜
t2）、基準発振器１は禁止信号Icを発生しており、
この期間の経過後、ほぼ時刻t2から電流信号処理
回路２はスイツチングトランジスタQ1のピーク
検出動作を開始する。この動作は駆動信号発生回
路４が発生する導通信号４ａが時刻t3で開放信号
に変るときに同時に駆動信号発生回路４が発生す
るピーク検出停止信号４ｂが与えられるまで継続
する。スイツチングトランジスタQ1を流れる電
流はターンオン直後を除いてフオールタイムまで
単調増加であるから導通信号４ａが開放信号に変
る時点t3までピークに達し、このピーク値は時刻
t10で基準発振器１からの信号１Ｃでリセツトさ
れるまでピーク保持される。この信号は第２図
に示す様になり、スイツチングトランジスタQ1
を流れる電流のピーク検出保持信号２ｂとして電
流信号処理回路３に印加される。そしてスイツチ
ングトランジスタQ1は時刻t3で導通信号４ａが除
去された後、蓄積時間を経て時刻t4でターンオン
し、次に基準発振器１からのトリガ信号１ｂによ
つて駆動信号発生回路５が付勢されて第２図Ｆに
示す様な駆動信号５ａをスイツチングトランジス
タQ2に与えてこれを時刻t6でターンオンさせる。
スイツチングトランジスタQ2を流れる電流は電
流検出回路７で検出され、その検出信号７ａ（第
２図Ｈ）は電流信号処理回路３に与えられる。電
流信号処理回路３はスイツチングトランジスタ
Q1を流れている各サイクルにおける電流のピー
ク値に相当するピーク検出値P1と検出信号７ａ
とを比較し、スイツチングトランジスタQ2との
ターンオン直後の期間（t6〜t7を除き、検出信号
７ａがトランジスタQ1のピーク検出値P1を時刻t8
で越えるとトリガ信号３ａを駆動信号発生回路５
に与え、駆動信号発生回路５はこのトリガ信号３
ａにより導通信号を開放信号に変える（第２図
Ｆ）。従つてスイツチングトランジスタQ2は第２
図Ｈに示す様にその蓄積時間を経て時刻t9でター
ンオフする。そして電流信号処理回路３は回路２
と同様にして基準発振器１からのリセツト信号１
ｄ（第２図Ｄ）により時刻t11でリセツトされる。
以上の動作が正常に行われるためにはトランジ
スタQ2を流れる電流が時刻t10以前に時刻t3でス
イチングトランジスタQ1に流れていた電流に到
達することが必要であり、このことは装置が出力
制御可能であつて、最大出力に対し余裕がある状
態を意味する。次にこの状態を第３図を用いなが
ら数式で説明する。
スタQ2を流れる電流が時刻t10以前に時刻t3でス
イチングトランジスタQ1に流れていた電流に到
達することが必要であり、このことは装置が出力
制御可能であつて、最大出力に対し余裕がある状
態を意味する。次にこの状態を第３図を用いなが
ら数式で説明する。
第２図、第３図において、時刻t1、t3、t4にお
ける変圧器T1の励磁電流をm0、m1、m2、平滑用
チヨークL0を流れる電流をl0、l1、l2、スイツチ
ングトランジスタQ1，Q2を流れる電流をi0、i1、
i2とし、同様にt6、t8、t9に対しm3、m4、m5、l3、
l4、l5、i3、i4、i5とする。またスイツチングトラ
ンジスタQ1の駆動時間（導通信号のパルス幅）
をτ1、蓄積時間をTs1とし、同様にスイツチング
トランジスタQ2のそれらを夫々τ2、Ts2、半周期
をTc1、Tc2、１周期をTcとする。更にスイツチ
ントランジスタのターンオン時間を無視し、電流
不平衡要因をスイツチングトランジスタQ1，Q2
の蓄積時間と飽和電圧として、変圧器T1の１次、
２次巻数比を１：１、その励磁インダクタンスを
L1、平滑用チヨークL0のインダクタンスをL0′0、
変圧器T1の巻線電圧υn、平滑用チヨークL0の電
圧をυeとすると、変圧器T1の励磁電粒ｍ、チヨ
ークL0の電流ｌは、 ｍ＝m0＋１／L1∫t t1υmdt (1) ｌ＝l0＋１／L′0∫t t1υedt (2) となり、スイツチングトランジスタQ1，Q2を
夫々流れる電流iQ1，iQ2は、 iQ1＝ｌ＋ｍ (3) iQ2＝ｌ−ｍ (4) となる。
ける変圧器T1の励磁電流をm0、m1、m2、平滑用
チヨークL0を流れる電流をl0、l1、l2、スイツチ
ングトランジスタQ1，Q2を流れる電流をi0、i1、
i2とし、同様にt6、t8、t9に対しm3、m4、m5、l3、
l4、l5、i3、i4、i5とする。またスイツチングトラ
ンジスタQ1の駆動時間（導通信号のパルス幅）
をτ1、蓄積時間をTs1とし、同様にスイツチング
トランジスタQ2のそれらを夫々τ2、Ts2、半周期
をTc1、Tc2、１周期をTcとする。更にスイツチ
ントランジスタのターンオン時間を無視し、電流
不平衡要因をスイツチングトランジスタQ1，Q2
の蓄積時間と飽和電圧として、変圧器T1の１次、
２次巻数比を１：１、その励磁インダクタンスを
L1、平滑用チヨークL0のインダクタンスをL0′0、
変圧器T1の巻線電圧υn、平滑用チヨークL0の電
圧をυeとすると、変圧器T1の励磁電粒ｍ、チヨ
ークL0の電流ｌは、 ｍ＝m0＋１／L1∫t t1υmdt (1) ｌ＝l0＋１／L′0∫t t1υedt (2) となり、スイツチングトランジスタQ1，Q2を
夫々流れる電流iQ1，iQ2は、 iQ1＝ｌ＋ｍ (3) iQ2＝ｌ−ｍ (4) となる。
また前述した制御条件より
i1＝i4 (5)
であり、スイツチングトランジスタQ1，Q2の飽
和電圧をVCES1、VCES2とし、直流入力電源Ｅの電
圧をE′とし、 E1＝E′−VCES1 (6) E2＝E′＝VCES2 (7) とE1、E2をおき、これら式を用いてスイツチン
グトランジスタQ2の駆動時間τ2を算出すると、 τ2＝2m0＋（2E1／L1−V0／L′1）τ1＋（E1／L1−
E1／L′1）Ts1＋V0.Tc1／L′0）／E2−V0／L′0＋E2／L
1(8) となる。
和電圧をVCES1、VCES2とし、直流入力電源Ｅの電
圧をE′とし、 E1＝E′−VCES1 (6) E2＝E′＝VCES2 (7) とE1、E2をおき、これら式を用いてスイツチン
グトランジスタQ2の駆動時間τ2を算出すると、 τ2＝2m0＋（2E1／L1−V0／L′1）τ1＋（E1／L1−
E1／L′1）Ts1＋V0.Tc1／L′0）／E2−V0／L′0＋E2／L
1(8) となる。
駆動期間τ2はτ1の変化に対して変化することが
制御目的から必要であり、そのためには、 2E1／τ1＞V0／L′0 (9) の条件を満足させねばならない。
制御目的から必要であり、そのためには、 2E1／τ1＞V0／L′0 (9) の条件を満足させねばならない。
また周期条件m0＝m6(10)で、式(8)からm0を消去
すると、 τ2＝E1／E2（τ1＋Ts1）−Ts2 (11) となる。
すると、 τ2＝E1／E2（τ1＋Ts1）−Ts2 (11) となる。
変圧器Ｔ１の偏磁量と対応する励磁電流の直流
分mDCは、 mDC＝１／２（m0＋m2）＝１／2L′0｛V0（τ1−τ2
）＋V0（TC2−TC1）／２ ＋E1Ts1−E2Ts2｝＋１／2L1（E1Ts1−E2Ts2）(
12) になり、変圧器T1の磁束変化幅と対応する励磁
電流の変化幅△ｍは、 △ｍ＝m2−m0＝E1（τ1＋Ts1）／L1＝V0TC／2L
1＝E2（τ2＋Ts2）／L1（13） になる。そして偏磁量比率mDC／△ｍは、 mDC／△ｍ＝E1Ts1−E2Ts2／TC＋L1／L′0｛V0（E2
−E1）／2E1・E2＋（F1−V0）Ts1−（E2−V0）Ts2／V0T
C＋TC2−TC1／2TC｝
（14） になり、この式（14）はスイツチングトランジス
タQ1，Q2の飽和電圧、蓄積時間、正、負半サイ
クルの差異による偏磁電流の程度を示している。
この式（14）では第１項は変圧器T1の励磁イン
ダクタンスL1によつて決まり、第２項は平滑用
チヨークL0、変圧器T1の励磁インダクタンスL1
とに関係し、平滑用チヨークL0が大きい程この
影響が小さくなることを示している。また（14）
は変圧器T1の励磁電流に対する偏磁電流（励磁
電流の直流分）の割合が夫々の不平衡要因の比率
で決定されることを示している。従つて不平衡要
因が互いにほぼ等しければ変圧器T1のインダク
タンスL1と平滑用チヨークL0の値を適当に選ぶ
ことにより偏磁電流をほぼ無視できることが分
る。このことは本発明方法の特長の1つであつて、
本発明が変圧器の偏磁は何サイクルもの積分効果
であり、その積分結果が変圧器の励磁電流として
現出することに着目し、一方の半サイクル側の電
流が他方の半サイクル側の電流に対し等しくなる
様に制御している。従つて本発明では、従来の様
に変圧器の駆動波形に対して正、負半サイクルの
電圧積分値が高い精度で一致することが不要であ
つて、部品のバラツキや経時変化に対し安定であ
り、しかも変圧器T1の１次側直流抵抗や直流側
のインダクタンスの電圧降下による偏磁電圧の補
償を必要とするためにこれらの値を小さく設計で
き、オープンループの電圧変動率の向上や効率の
改善を達成することが出来る。
分mDCは、 mDC＝１／２（m0＋m2）＝１／2L′0｛V0（τ1−τ2
）＋V0（TC2−TC1）／２ ＋E1Ts1−E2Ts2｝＋１／2L1（E1Ts1−E2Ts2）(
12) になり、変圧器T1の磁束変化幅と対応する励磁
電流の変化幅△ｍは、 △ｍ＝m2−m0＝E1（τ1＋Ts1）／L1＝V0TC／2L
1＝E2（τ2＋Ts2）／L1（13） になる。そして偏磁量比率mDC／△ｍは、 mDC／△ｍ＝E1Ts1−E2Ts2／TC＋L1／L′0｛V0（E2
−E1）／2E1・E2＋（F1−V0）Ts1−（E2−V0）Ts2／V0T
C＋TC2−TC1／2TC｝
（14） になり、この式（14）はスイツチングトランジス
タQ1，Q2の飽和電圧、蓄積時間、正、負半サイ
クルの差異による偏磁電流の程度を示している。
この式（14）では第１項は変圧器T1の励磁イン
ダクタンスL1によつて決まり、第２項は平滑用
チヨークL0、変圧器T1の励磁インダクタンスL1
とに関係し、平滑用チヨークL0が大きい程この
影響が小さくなることを示している。また（14）
は変圧器T1の励磁電流に対する偏磁電流（励磁
電流の直流分）の割合が夫々の不平衡要因の比率
で決定されることを示している。従つて不平衡要
因が互いにほぼ等しければ変圧器T1のインダク
タンスL1と平滑用チヨークL0の値を適当に選ぶ
ことにより偏磁電流をほぼ無視できることが分
る。このことは本発明方法の特長の1つであつて、
本発明が変圧器の偏磁は何サイクルもの積分効果
であり、その積分結果が変圧器の励磁電流として
現出することに着目し、一方の半サイクル側の電
流が他方の半サイクル側の電流に対し等しくなる
様に制御している。従つて本発明では、従来の様
に変圧器の駆動波形に対して正、負半サイクルの
電圧積分値が高い精度で一致することが不要であ
つて、部品のバラツキや経時変化に対し安定であ
り、しかも変圧器T1の１次側直流抵抗や直流側
のインダクタンスの電圧降下による偏磁電圧の補
償を必要とするためにこれらの値を小さく設計で
き、オープンループの電圧変動率の向上や効率の
改善を達成することが出来る。
次に過渡的な動作であるスイツチングトランジ
スタQ2が最大パルス幅で動作、即ち時刻t10でタ
ーンオフする場合を説明する。この場合、スイツ
チングトランジスタを時刻t10で流れる電流のピ
ーク値はスイツチングトランジスタQ1のピーク
ホールドされた値P1に達しない可能性があり、
直流不平状態を呈する場合がある。そしてこの電
流不平衡状態では過渡的に急激にスイツチングト
ランジスタQ1が電流のほとんどを担持し、スイ
ツチングトランジスタQ2を電流がほとんど通流
しないという弊害も生ずる。従つて本発明では斯
かる欠点を除去すべく、スイツチングトランジス
タQ2が最大パルス幅で動作するに至つたときに
は、電流信号処理回路３が電流信号処理回路２に
に信号３ｂを与え、スイツチングトランジスタ
Q1を流れる電流がスイツチングトランジスタQ2
を時刻t10で通流していた電流を予め決めておい
た設定値だけしか越えることが出来ないように、
逆にスイツチングトランジスタQ2に対してQ2を
追従制御している。よつて本発明ではスイツチン
グトランジスタQ2が最大パルス幅で動作する様
な過渡的な場合でもスイツチングトランジスタ
Q1とQ2との電流不平衡を設定値内に制限できる
ので、スイツチングトランジスタQ1が破壊され
ることはない。更に過渡特性を説明すると、第１
図に示した電流信号処理回路３の電流信号３ｂは
過渡応答時に、電流信号処理回路２の電流信号２
ｂとほぼ同様な処理により発生せられるが、この
信号３ｂが定常状態における電流信号処理回路２
の出力に影響を与えない様にすることが必要であ
り、そのためには幾種類かの方法がある。
スタQ2が最大パルス幅で動作、即ち時刻t10でタ
ーンオフする場合を説明する。この場合、スイツ
チングトランジスタを時刻t10で流れる電流のピ
ーク値はスイツチングトランジスタQ1のピーク
ホールドされた値P1に達しない可能性があり、
直流不平状態を呈する場合がある。そしてこの電
流不平衡状態では過渡的に急激にスイツチングト
ランジスタQ1が電流のほとんどを担持し、スイ
ツチングトランジスタQ2を電流がほとんど通流
しないという弊害も生ずる。従つて本発明では斯
かる欠点を除去すべく、スイツチングトランジス
タQ2が最大パルス幅で動作するに至つたときに
は、電流信号処理回路３が電流信号処理回路２に
に信号３ｂを与え、スイツチングトランジスタ
Q1を流れる電流がスイツチングトランジスタQ2
を時刻t10で通流していた電流を予め決めておい
た設定値だけしか越えることが出来ないように、
逆にスイツチングトランジスタQ2に対してQ2を
追従制御している。よつて本発明ではスイツチン
グトランジスタQ2が最大パルス幅で動作する様
な過渡的な場合でもスイツチングトランジスタ
Q1とQ2との電流不平衡を設定値内に制限できる
ので、スイツチングトランジスタQ1が破壊され
ることはない。更に過渡特性を説明すると、第１
図に示した電流信号処理回路３の電流信号３ｂは
過渡応答時に、電流信号処理回路２の電流信号２
ｂとほぼ同様な処理により発生せられるが、この
信号３ｂが定常状態における電流信号処理回路２
の出力に影響を与えない様にすることが必要であ
り、そのためには幾種類かの方法がある。
先ず電流信号処理回路２と３の電流比較機能が
互いに等しい場合を説明する。この場合スイツチ
ングトランジスタQ2の動作に基づく電流信号３
ｂはスイツチングトランジスタQ1の動作に基づ
く電流信号２ｂより大きな値になるように設計す
る。この他にも電流信号処理回路３のピーク値保
持機能がスイツチングトランジスタQ2のピーク
値に設定値だけ加えた値を保持させる方法があ
る。また簡単な方法としてスイツチングトランジ
スタQ2の蓄積時間を利用して電流信号処理回路
３のピーク値検出動作をスイツチングトランジス
タQ2のターンオフ信号が生ずる時刻で停止させ
ない方法、スイツチングトランジスタQ2の解放
信号時にそのピーク検出を停止して以後に設定値
を加える方法、例えばピーク記憶コンデンサを設
定電荷量だけ充電するなどの方法がある。
互いに等しい場合を説明する。この場合スイツチ
ングトランジスタQ2の動作に基づく電流信号３
ｂはスイツチングトランジスタQ1の動作に基づ
く電流信号２ｂより大きな値になるように設計す
る。この他にも電流信号処理回路３のピーク値保
持機能がスイツチングトランジスタQ2のピーク
値に設定値だけ加えた値を保持させる方法があ
る。また簡単な方法としてスイツチングトランジ
スタQ2の蓄積時間を利用して電流信号処理回路
３のピーク値検出動作をスイツチングトランジス
タQ2のターンオフ信号が生ずる時刻で停止させ
ない方法、スイツチングトランジスタQ2の解放
信号時にそのピーク検出を停止して以後に設定値
を加える方法、例えばピーク記憶コンデンサを設
定電荷量だけ充電するなどの方法がある。
次に電流信号処理回路２と３の夫々の電流信号
２ｂと３ｂとが等しく形成される場合について説
明する。この場合は電流信号処理回路２の電流比
較動作が同じ基準値に対して電流信号処理回路３
の電流比較動作に比べてスイツチングトランジス
タQ1の電流がQ2の電流よりも設定値だけ大きく
なるまで、その動作点を変更させる。このことは
比較動作を行う部分の分圧抵抗などを可変するこ
とにより可能である。また電流信号３ｂと設定値
とを加算して基準値とし比較機能部に導入する方
法も有効である。以上述べた方法を用いると、ス
イツチングトランジスタQ1の電流がQ2の半サイ
クル前に通流した電流より設定値だけ大きくなつ
た時点で電流信号処理回路２はターンオフ命令信
号２ａを駆動信号発生回路４に出力する。そして
これに関連する動作は、前記したスイツチングト
ランジスタQ2がQ1に追従して制御される動作と
同様であるので説明を省略する。ここで前記設定
値は過渡応答と変圧器T1のスイツチングトラン
ジスタQ1の導通時における磁束余裕とを考慮し
て決める。過渡応答時、パルス幅を増大させる命
令が出力検出比較回路８の出力として発せられて
いるとき、スイツチングトランジスタQ1のパル
ス幅が広がり、通流する電流は前のサイクルより
も増大するが、もし半サイクル前のスイツチング
トランジスタQ2の電流より設定値だけ大きな値
に達するとターンオフ命令が発せられる。そして
半サイクル前におけるスイツチングトランジスタ
Q2の電流は１サイクル前のスイツチングトラン
ジスタQ1の電流にほぼ等しいため、スイツチン
グトランジスタQ1，Q2の電流の増大は１サイク
ルにおいて上限が前記設定値となる。このときス
イツチングトランジスタQ1の１サイクル前のパ
ルス幅よりも増大した分だけ変圧器T1の磁束は
スイツチングトランジスタQ1の導通側に増大す
る。この磁束の増大により変圧器T1が飽和する
ことがない様に設計する必要がある。しかし斯か
る変圧器の励磁の偏りは短い過渡的な期間だけで
あるため、前記設定値を比較的大きな値に設定す
ることにより出力制御の応答速度を大きくするこ
とが出来、この場合も定常時の電流平衡は良好な
状態に保持される。また斯様な動作は、入力電圧
の低下時或は過渡応答時において電流信号処理回
路３からのターンオフ命令によらずに基準発振器
１からの信号などでスイツチングトランジスタ
Q2をターンオフさせる場合にも有効である。尚、
以上の説明にあつては半導体スイツチング素子と
してトランジスタを用いたが、勿論サイリスタで
も良い。また以上の説明にあつては、電流信号処
理回路２，３はスイツチングトランジスタQ1，
Q2を流れる電流の瞬時値の処理を行つたが、ス
イツチングトランジスタQ1，Q2を流れる電流の
検出電流の積分値を同様に処理しても良く、この
場合はスイツチングトランジスタQ1，Q2を流れ
る電流が単調増加であらねばならないという条件
が不要になる。また半サイクル毎の駆動信号波形
のパルス幅に対応して変化する時間依存信号を前
記瞬時値に加算し平均して前述の様に処理しても
良い。更にまたスイツチングトランジスタQ1，
Q2を流れる電流を小電流領域と大電流領域とに
区分し、小電流領域では前記の様に積分値を処理
し大電流領域では瞬時値を処理しても良い。この
制御方法によれば、小電流領域においてスイツチ
ングトランジスQ1，Q2の電流が単調増加しない
場合でも安定に制御でき、又大電流領域ではスイ
ツチングトランジスタQ1，Q2のピーク値を或る
設定値以下に制限できるというメリツトがある。
２ｂと３ｂとが等しく形成される場合について説
明する。この場合は電流信号処理回路２の電流比
較動作が同じ基準値に対して電流信号処理回路３
の電流比較動作に比べてスイツチングトランジス
タQ1の電流がQ2の電流よりも設定値だけ大きく
なるまで、その動作点を変更させる。このことは
比較動作を行う部分の分圧抵抗などを可変するこ
とにより可能である。また電流信号３ｂと設定値
とを加算して基準値とし比較機能部に導入する方
法も有効である。以上述べた方法を用いると、ス
イツチングトランジスタQ1の電流がQ2の半サイ
クル前に通流した電流より設定値だけ大きくなつ
た時点で電流信号処理回路２はターンオフ命令信
号２ａを駆動信号発生回路４に出力する。そして
これに関連する動作は、前記したスイツチングト
ランジスタQ2がQ1に追従して制御される動作と
同様であるので説明を省略する。ここで前記設定
値は過渡応答と変圧器T1のスイツチングトラン
ジスタQ1の導通時における磁束余裕とを考慮し
て決める。過渡応答時、パルス幅を増大させる命
令が出力検出比較回路８の出力として発せられて
いるとき、スイツチングトランジスタQ1のパル
ス幅が広がり、通流する電流は前のサイクルより
も増大するが、もし半サイクル前のスイツチング
トランジスタQ2の電流より設定値だけ大きな値
に達するとターンオフ命令が発せられる。そして
半サイクル前におけるスイツチングトランジスタ
Q2の電流は１サイクル前のスイツチングトラン
ジスタQ1の電流にほぼ等しいため、スイツチン
グトランジスタQ1，Q2の電流の増大は１サイク
ルにおいて上限が前記設定値となる。このときス
イツチングトランジスタQ1の１サイクル前のパ
ルス幅よりも増大した分だけ変圧器T1の磁束は
スイツチングトランジスタQ1の導通側に増大す
る。この磁束の増大により変圧器T1が飽和する
ことがない様に設計する必要がある。しかし斯か
る変圧器の励磁の偏りは短い過渡的な期間だけで
あるため、前記設定値を比較的大きな値に設定す
ることにより出力制御の応答速度を大きくするこ
とが出来、この場合も定常時の電流平衡は良好な
状態に保持される。また斯様な動作は、入力電圧
の低下時或は過渡応答時において電流信号処理回
路３からのターンオフ命令によらずに基準発振器
１からの信号などでスイツチングトランジスタ
Q2をターンオフさせる場合にも有効である。尚、
以上の説明にあつては半導体スイツチング素子と
してトランジスタを用いたが、勿論サイリスタで
も良い。また以上の説明にあつては、電流信号処
理回路２，３はスイツチングトランジスタQ1，
Q2を流れる電流の瞬時値の処理を行つたが、ス
イツチングトランジスタQ1，Q2を流れる電流の
検出電流の積分値を同様に処理しても良く、この
場合はスイツチングトランジスタQ1，Q2を流れ
る電流が単調増加であらねばならないという条件
が不要になる。また半サイクル毎の駆動信号波形
のパルス幅に対応して変化する時間依存信号を前
記瞬時値に加算し平均して前述の様に処理しても
良い。更にまたスイツチングトランジスタQ1，
Q2を流れる電流を小電流領域と大電流領域とに
区分し、小電流領域では前記の様に積分値を処理
し大電流領域では瞬時値を処理しても良い。この
制御方法によれば、小電流領域においてスイツチ
ングトランジスQ1，Q2の電流が単調増加しない
場合でも安定に制御でき、又大電流領域ではスイ
ツチングトランジスタQ1，Q2のピーク値を或る
設定値以下に制限できるというメリツトがある。
尚、前記設定値は可変値でも良く、その絶対値
は、例えば入力電圧、電流又は駆動信号のパルス
幅に依存させても良く、この場合は過渡時におけ
る不平衡電流を小さな値に制限できるなどの効果
を有する。
は、例えば入力電圧、電流又は駆動信号のパルス
幅に依存させても良く、この場合は過渡時におけ
る不平衡電流を小さな値に制限できるなどの効果
を有する。
以上述べた様に、一方の側の半サイクルにおい
て第１の導体スイツチング素子を出力の大きさに
基づいて制御し、他方の側の半サイクルにおいて
第２の半導体スイツチング素子を第１の半導体ス
イチング素子に対して電流追従させると共に、第
２の半導体スイツチング素子が最大パルス幅で動
作するに至つたときには第１の半導体スイツチン
グ素子を流れる電流が第２の半導体スイツチング
素子の半サイクル前の電流よりも設定値だけしか
越えることが出来ない様に制御しているので、比
較的大きな電圧変動などに対しても１サイクル以
内で十分に応答できる上に良好な電流平衡を得る
ことが出来、部品のバラツキや経時化に対する許
容量も大きい。しかも過渡時においても電流の不
平衡を設定値内に制限できるので半導体スイツチ
ング素子が損失することもない。
て第１の導体スイツチング素子を出力の大きさに
基づいて制御し、他方の側の半サイクルにおいて
第２の半導体スイツチング素子を第１の半導体ス
イチング素子に対して電流追従させると共に、第
２の半導体スイツチング素子が最大パルス幅で動
作するに至つたときには第１の半導体スイツチン
グ素子を流れる電流が第２の半導体スイツチング
素子の半サイクル前の電流よりも設定値だけしか
越えることが出来ない様に制御しているので、比
較的大きな電圧変動などに対しても１サイクル以
内で十分に応答できる上に良好な電流平衡を得る
ことが出来、部品のバラツキや経時化に対する許
容量も大きい。しかも過渡時においても電流の不
平衡を設定値内に制限できるので半導体スイツチ
ング素子が損失することもない。
第１図は本発明に係る方法を実施するのに用い
られる電力変換装置でブロツク図を示す図、第２
図は第１図で示した回路の各部の波形図、第３図
は偏磁防止を説明するための波形図を示す。 １……基準発振器、２，３……電流信号処理回
路、４，５……駆動信号発生回路、６，７……電
流検出回路、８……出力検出比較回路、Q1，Q2
……半導体スイツチング素子。
られる電力変換装置でブロツク図を示す図、第２
図は第１図で示した回路の各部の波形図、第３図
は偏磁防止を説明するための波形図を示す。 １……基準発振器、２，３……電流信号処理回
路、４，５……駆動信号発生回路、６，７……電
流検出回路、８……出力検出比較回路、Q1，Q2
……半導体スイツチング素子。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも第１、第２の半導体スイツチング
素子を介して直流電源に接続された１次巻線と、
該１次巻線に磁気的に結合された２次巻線とを有
する変圧器、及び少なくとも１対のダイオードを
介して前記２次巻線に接続された平滑回路とを備
え、前記第１、第２の半導体スイツチング素子を
交互に導通させて前記平滑回路の出力側から直流
出力を得る電力変換装置において、定常時には前
記第１の半導体スイツチング素子を前記直流出力
の値に応じてパルス幅制御すると共に、前記第２
の半導体スイツチング素子を流れる電流が半サイ
クル前に前記第１の半導体スイツチング素子を流
れた電流に等しくなる様に前記第２の半導体スイ
ツチング素子のターンオフを追従制御し、そして
該第２の半導体スイツチング素子が最大パルス幅
で制御されるに至つた場合には前記第１の半導体
スイツチング素子を通流する電流が前記第２の半
導体スイツチング素子を流れた電流よりも、設定
値だけ大きな値に達したときその時点で前記第１
の半導体スイツチング素子をターンオフさせるこ
とを特徴とする電力変換装置の制御方法。 ２ 前記一方の半導体スイツチング素子を通流す
る電流のそのターンオン時からターンオフ信号が
印加される迄の期間の電流積分値とターンオフ信
号が印加された時点での瞬時値を加算し平均した
値に応じて前記他方の半導体スイツチング素子を
制御することを特徴とする特許請求の範囲１に記
載した電力変換装置の制御方法。 ３ 前記半導体スイツチング素子のターンオフ信
号印加時に通流している電流の瞬時値にそのター
ンオン信号印加時からの時間依存値を加えた値に
応じて制御することを特徴とする特許請求の範囲
１に記載した電力変換装置の制御方法。 ４ 特許請求の範囲１の記載において、前記一方
の半導体スイツチング素子に対するターンオフ信
号を生じた時点でそれを通流している電流の瞬時
値に対応して前記他方の半導体スイツチング素子
をターンオフ制御することを特徴とする電力変換
装置の制御方法。 ５ 特許請求の範囲１の記載において、前記一方
の半導体スイツチング素子を通流する電流のその
ターンオン時からターンオフ信号が印加される迄
の期間の電流積分値に対応して前記他方の半導体
スイツチング素子をターンオフ制御することを特
徴とする電力変換装置の制御方法。 ６ 少なくとも第１、第２の半導体スイツチング
素子を介して直流電源に接続された１次巻線と、
該１次巻線に磁気的に結合された２次巻線とを有
する変圧器、及び少なくとも１対のダイオードを
介して前記２次巻線に接続された平滑回路とを備
え、前記第１、第２の半導体スイツチング素子を
交互に導通させて前記平滑回路の出力側から直流
出力を得る電力変換装置において、前記第１の半
導体スイツチング素子を前記直流出力の値に応じ
てパルス幅制御すると共に、前記第２の半導体ス
イツチング素子を流れる電流が半サイクル前に前
記第１の半導体スイツチング素子を流れた電流に
等しくなる様に前記第２の半導体スイツチング素
子のターンオフを追従制御する制御方法であつ
て、前記半導体スイツチング素子を通流する電流
が設定値以下の場合には、前記一方の半導体スイ
ツチング素子を通流する電流のそのターンオン時
からターンオフ信号が印加される迄の期間の電流
積分値に対応して前記他方の半導体スイツチング
素子をターンオフ制御し、前記半導体スイツチン
グ素子を通流する電流が設定値を超える場合に
は、前記一方の半導体スイツチング素子に対する
ターンオフ信号を生じた時点でそれを通流してい
る電流の瞬時値に対応して前記他方の半導体スイ
ツチング素子をターンオフ制御することを特徴と
する電力変換装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069653A JPS58190281A (ja) | 1982-04-27 | 1982-04-27 | 電力変換装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069653A JPS58190281A (ja) | 1982-04-27 | 1982-04-27 | 電力変換装置の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58190281A JPS58190281A (ja) | 1983-11-07 |
| JPH039710B2 true JPH039710B2 (ja) | 1991-02-12 |
Family
ID=13409006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57069653A Granted JPS58190281A (ja) | 1982-04-27 | 1982-04-27 | 電力変換装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58190281A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4800477A (en) * | 1987-11-23 | 1989-01-24 | Anthony Esposito | Digitally controlled switch-mode power supply apparatus employing quantized stored digital control signals |
| JP2025027339A (ja) | 2023-08-14 | 2025-02-27 | ダイヤゼブラ電機株式会社 | 電力変換装置、電力変換方法及びコンピュータプログラム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1525544A (en) * | 1976-11-29 | 1978-09-20 | Mullard Ltd | Transistorized power supply circuit |
| JPS51140127A (en) * | 1975-05-28 | 1976-12-02 | Kyosan Electric Mfg Co Ltd | Magnetic deflection protective process of the inverter circuit |
-
1982
- 1982-04-27 JP JP57069653A patent/JPS58190281A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58190281A (ja) | 1983-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4613100B2 (ja) | フライフォワード変換器の動作範囲を拡大するための方法及び装置 | |
| US4272805A (en) | Switching regulator provided with charge-discharge circuit having overcurrent protecting function and soft-start function | |
| US4208705A (en) | Switching regulated power supply apparatus | |
| US3930194A (en) | Inverter control circuit | |
| US4745535A (en) | Ringing choke type DC/DC converter | |
| JP4729675B2 (ja) | スイッチングモード電源 | |
| JPH039710B2 (ja) | ||
| JP2533774Y2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0753313B2 (ja) | インバ−タ式抵抗溶接機の電源制御装置 | |
| JPH0117293B2 (ja) | ||
| JP3293447B2 (ja) | スイッチング電源装置 | |
| JPS6327210Y2 (ja) | ||
| JP2773534B2 (ja) | 直流電源装置 | |
| JP3134913B2 (ja) | スイッチングデバイス | |
| JPH114578A (ja) | 電圧変換装置 | |
| JPH06269165A (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JPH0728535A (ja) | 電源回路 | |
| KR830001370Y1 (ko) | 안정화 전원 회로 | |
| JPS626871Y2 (ja) | ||
| JP2604263B2 (ja) | マグネトロン駆動装置 | |
| JPS5842884B2 (ja) | ジキゾウフクキガタチヨクリユウアンテイカデンゲン | |
| JP2004215417A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPS5925580A (ja) | スイツチングレギユレ−タ | |
| JPH0537290Y2 (ja) | ||
| JPH075940A (ja) | 電源回路 |