JPH0397262A - Ｃｍｏｓ回路のスタンバイ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、共通の基板上にアナログ回路とディジタル
回路とが併設されたＣＭＯＳ回路におけるスタンバイ電
流の抑制に用いるスタンバイ回路に関する。

〔従来の技術〕

従来、アナログ回路とディジタル回路とを混戒させたＣ
ＭＯＳ　Ｉ　Ｃが用いられているが、アナログ回路では
構或素子に対するバイアス電流が流れるため、動作を停
止させても常にスタンバイ電流が流れる。

このスタンバイ電流を抑制するため、ＣＭＯＳＩＣの電
源を遮断することが行われているが、スタンバイ電流が
無視できない回路装置においては、スタンバイ時にも動
作状態にするディジタル回路の一部を別のＩＣで構戒す
ることが行われている。

〔発明が解決しようとする課題〕

ところで、アナログ回路では、増幅器にバイアス電流が
必要であることから、スタンバイ時、スタンバイ電流を
零にするため、そのバイアス電流回路にスイッチを設け
てバイアス電流を停止させることが行われているが、こ
のようなスイッチを設置すると、ＩＣの回路規模が大き
くなる。

そして、アナログ回路におけるスタンバイ電流がディジ
タル回路に影響を与えるため、アナログ回路とディジタ
ル回路とを共通基板上に構威させることが非常に困難で
あった。

そこで、この発明は、アナログ回路側のスタンバイ電流
を抑制し、共通基板上にアナログ回路とディジタル回路
とを併設可能にしたＣＭＯＳ回路のスタンバイ回路の提
供を目的とする。

〔課題を解決するための手段〕

即ち、この発明のＣＭＯＳ回路のスタンバイ回路は、共
通の基板（半導体基板８）上にアナログ回路（２０）と
ディジタル回路（３０）とが併設されたＣＭＯＳ回路（
ＣＭＯＳＩＣ２）において、前記アナログ回路側の電源
入力部（２２）と、接地点との間にスイッチ（アナログ
スイッチ６２）を設置し、スタンバイ時、前記スイッチ
を導通させて前記電源入力部を接地電位に保持させるよ
うにしたものである。

［作　　用］ スタンバイ時、導通ずるスイッチを介してアナログ回路
側の電源入力部の電位が接地電位に保持．されるので、
アナログ回路にスタンバイ時に流れるバイアス電流等か
らなるスタンバイ電流が確実に消去される。したがって
、アナログ回路とディジタル回路とを共通の基板上に併
設した場合、ディジタル回路に対するアナログ回路側の
スタンハイ電流による影響が回避され、ディジタル回路
側の動作の信頼性が高められる。

〔実　施　例〕

以下、この発明を図面に示した実施例を参照して詳細に
説明する。

第ｌ図は、この発明のＣＭＯＳ回路のスタンバイ回路の
一実施例を示す。

このＣＭＯＳＩＣ２には、共通の基板上に信号増幅等を
行うアナログ回路２０とともに、その出力によって例え
ば論理動作を行うディジタル回路３０が設置されている
。アナログ回路２０には、その一例として増幅器２１が
設置され、増幅器２ｌには、例えば第２図に示すように
、演算増幅器が用いられ、前段増幅部２０１、中段増幅
部２０２及び出力段増幅部２０３　が設置されている。

前段増幅部２０１には、Ｎ−ＭＯＳ　｝ランジスタ（以
下単にＮチャネルトランジスタという）２０４、２０５
からなる差動対が設置され、そのソース側に定電流源と
してのＮチャネルトランジスタ２０６が接続され、各Ｎ
チャネルトランジスタ２０４、２０５のドレイン側に能
動負荷としてカレントミラー回路を戒すＰ−ＭＯＳ｝ラ
ンジスタ（以下単にＰチャネルトランジスタという）２
０７、２０８が設置されている。中段増幅部２０２には
、Ｐチャネルトランジスタ２０９、２１０からなる差動
対が設置され、各Ｐチャネルトランジスタ２０９、２１
０のソース側に電源電圧ＡＶｏＤが加えられ、また、ド
レイン側にＮチャネルトランジスタ２０６とゲートが直
結された定電流源を或ずＮチャネルトランジスタ２１１
が接続されている。電源人力部２２に接続される正電圧
ライン２１２とＮチャネルトランジスタ２０６、２１１
のゲートとの間には、ダイオード接続されたＰチャネル
トランジスタ２１３が接続され、また、各Ｎチャネルト
ランジスタ２０６、２１１のゲートと接地点との間には
、ダイオード接続されたＮチャネルトランジスタ２１４
が接続され、各トランジスタ２１３、２１４によって各
Ｎチャネルトランジスタ２０６、２１１のゲート電位が
設定されている。そして、出力段増幅部２０３は、Ｐチ
ャネルトランジスタ２１５、２１６、Ｎチャネルトラン
ジスタ２１７、２１８及び位相補償用のキャパシタ２１
９から構戒され、Ｎチャネルトランジスタ２１７、２１
８はカレントごラー回路を威しており、この出力段増幅
部２０３の出力Ｖ。がディジタル回路３０へ加えられる
。したがって、増幅器２ｌの正相入力端子２３及び逆相
入力端子２４にアナログ人力が加えられると、そのアナ
ログ入力が増幅器２１で増幅された後、ディジタル回路
３０に加えられ、ディジタル回路３０では、増幅器２１
の出力Ｖ０に基づいて必要な論理動作が行われるのであ
る。

そして、アナログ回路２０には、正電圧ＡＶ０の電源を
接続するための電源入力部２２が設けられ、この電源入
力部２２と正側の電源ライン４との間には、スタンバイ
時、電源ライン４をアナログ回路２０から切り離してス
タンバイ電流を遮断させるスタンバイ回路６が設置され
ている。電源入力部２２は、ＣＭＯＳＩＣ２の外部端子
として構戒することもでき、その場合には、外部端子と
しての電源入力部２２にＣＭＯＳＩＣ２の外部に設置さ
れたスタンバイ回路６を介して電源ライン４又は接地点
（ＧＮＤ）に接続するものとする。

スタンバイ回路６には、非スタンバイ時、電源人力部２
２に正規の正電圧からなる電源電圧ＡＶｎｏを加えるた
めの第１のアナログスイッチ６１が設置されているとと
もに、スタンバイ時、電源人力部２２を接地するための
第２のアナログスイッチ６２が設置されている。即ち、
電源入力部２２と電源ライン４との間にはアナログスイ
ッチ６１が接続され、電源入力部２２と接地点との間に
はアナログスイッチ６２が接続されている。

そして、アナログスイッチ６１の正相入力部には、入力
端子６３を通じてスイッチ人力Ｓ，が加えられるととも
に、その逆相入力部には、スイッチ人力Ｓ，がインバー
タ６４を通じて反転されて加えられる。また、アナログ
スイッチ６２の正相人力部には、入力端子６５を通じて
スイッチ入力Ｓ２が加えられるとともに、その逆相入力
部には、スイッチ人力Ｓ２がインバータ６６を通じて反
転されて加えられる。

このような構或とすれば、非スタンバイ時には、入力端
子６３に高（旧レベルのスイッチ人力Ｓ１が加えられる
とともに、入力端子６５に低（Ｌ）　Ｌ／ヘルのスイッ
チ人力ｓ２が加えられる。

このとき、アナログスイッチ６１が導通状態となり、他
方のアナログスイッチ６２が遮断状態となる。したがっ
て、電源入力部２２にはアナログスイッチ６１を通じて
電源電圧ＡＶＤＤが加えられ、増幅器２１が動作状態と
なる。この結果、増幅器２１では、必要な増幅動作が行
われるとともに、その出力ｖ０に基づいてディジタル回
路３ｏでは所定の論理動作が行われる。

また、スタンバイ時には、入力端子６３にＬレベルのス
イッチ人力Ｓ１が加えられるとともに、入力端子６５に
Ｈレベルのスイッチ人力ｓ２が加えられる。このとき、
アナログスイッチ６ｌが遮断状態になり、他方のアナロ
グスイッチ６２が導通状態となる。したがって、電源入
力部２２に対する電源電圧ＡＶ，，の供給が解除され、
同時に、電源入力部２２は、アナログスイッチ６２を通
じて接地され、接地電位に保持される。

このように、電源入力部２２が接地電位に保持されると
、電源電圧ＡＶｏｎを給電してスタンバイ状態とした場
合にアナログ回路２０の増幅器２１に流れるバイアス電
流等からなるスタンバイｉｔが確実に消去されるので、
そのスタンバイ電流によるディジタル回路３０に対する
影響が回避され、ディジタル回路３０側の動作の信頼性
が高められることになる。

また、ディジタル回路３０側では、電源電圧ＶＤＤが加
わったままで維持されているが、クロック入力等の入力
信号が加わらない限り、スタンバイ状態が維持され、不
要なスタンバイ電流は流れない。

次に、第３図は、第１図に示したＣＭＯＳ回路のスタン
バイ回路の具体的な構或例を示す。

アナログ回路２０とディジタル回路３０を形戒するため
の共通の基板としてＰ形の半導体基板８が用いられ、こ
の半導体基板８には、アナログ回路２０側の例えばＰチ
ャネルトランジスタ２１６及びＮチャネルトランジスタ
２１８が形成されるとともに、このアナログ回路２０の
出力を受けるディジタル回ＩＢ３０側のＰチャネルトラ
ンジスタ３０１及びＮチャネルトランジスタ３０２が形
威されている．即ち、半導体基板８の表面層には、Ｎ形
不純物の拡散等によってＰチャネルトランジスタ２１６
の形成領域を成すＮ形領域としてＮ−ウェル（ｗｅｌｌ
）　　８　０　１が形成されるとともに、Ｎ形不純物の
拡散等によってＰチャネルトランジスタ３０１の形或領
域を威すＮ形領域としてＮ−ウェル８０２が形成されて
いる。

Ｎ−ウェル８０１には、Ｐ形領域の選択的な形成により
、Ｐチャネルトランジスタ２１６のソース８０３及びド
レイン８０４が形威され、Ｎ形領域の選択的な形戒によ
り、チャネルスト・冫パ８ｏ５が形威され、ソース８０
３及びドレイン８０４間のチャネルに対向してゲート８
０６が形威されている。このＰチャネルトランジスタ２
Ｉ６に隣接してＮ形不純物の拡散等によってＮチャネル
トランジスタ２１８のソース８０７及びドレイン８０８
が形戒されるとともに、ソース８０７とＮ−ウェル８０
１との間にはＰ形不純物の拡散等によってチャネルスト
ッパ８０９が形成され、また、ソース８０７とドレイン
８０８との間のチャネルに対向してゲート８１０が形威
されている。

また、Ｎ−ウエル８０２側には、Ｐチャネルトランジス
タ３０１のソース８ｌ３、ドレイン８１４、チャネルス
トッパ８１５及びゲート８１６が形成され、このＮ−ウ
ヱル８０２に隣接してＮチャネルトランジスタ３０２の
ソース８１７、ドレイン８１８、チャネルストンパ８１
９及びゲート８２０が同様に形威されている。

そして、Ｐチャネルトランジスタ２１６のソース８０３
及びチャネルストツパ８０５は、電源人力部２２を成す
配線導体で共通に接続されているとともにスタンバイ回
路６に接続され、非スタンバイ時、スタンバイ回路６を
通じて電源ライン４から電源電圧ＡＶＤｆｌが加えられ
、また、スタンバイ時、スタンバイ回路６を通じて接地
される。

このスタンバイ回路６の電源側に設置されたアナログス
イッチ６１は、Ｎチャネルトランジスタ６１１及びＰチ
ャネルトランジスタ６１２のそれぞれのソース間及びド
レイン間を共通に接続したトランスファゲートで構威さ
れ、Ｎチャネルトランジスタ６１１のゲートには、人力
端子６３を通じてスイッチ人力Ｓ，が加えられ、また、
Ｐチャネノレトランジスタ６１２のゲートにはそのスイ
ンチ人力Ｓ１がインバータ６４で反転されて加えられて
いる。また、スタンバイ回路６の接地側に設置されたア
ナログスイッチ６２は、アナログスイッチ６１と同様に
、Ｎチャネルトランジスタ６２ｌ及びＰチャネルトラン
ジスタ６２２のそれぞれのソース間及びドレイン間を共
通に接続したトランスファゲートで構成され、Ｎチャネ
ルトランジスタ６２１のゲートには、入力端子６５を通
じてスイッチ人力Ｓ２が加えられ、また、Ｐチャネルト
ランジスタ６２２のゲートにはそのスイッチ人カＳ２が
インバータ６６で反転されて加えられている。

また、Ｎチャネルトランジスタ２１８のソース８０７及
びチャネルストツパ８０９は、配線導体８２２で共通に
接地されている。

一方、ディジタル回路３０側のＰチャネルトランジスタ
３０１のソース８１３及びチャネルストンバ８１５には
、配線導体８２３で共通に接続されるとともに、ディジ
タル回路３０側に設置されている電源に接続されて電源
電圧Ｖ。Ｄが加えられている。また、Ｎチャネルトラン
ジスタ３０２のソース８１７及びチャネルストッパ８１
９は、配線導体８２４で共通に接続されて接地されてい
る．このような構戒とすれば、非スタンバイ時、入力端
子６３にＨレベルのスイッチ人力Ｓｌｓ入力端子６５に
Ｌレベルのスイッチ人力Ｓ２が加えられると、アナログ
スイッチ６１側のＮチャネルトランジスタ６１１及びＰ
チャネルトランジスタ６１２が導通状態、アナログスイ
ッチ６２側のＮチャネルトランジスタ６２１及びＰチャ
ネルトランジスタ６２２が遮断状態となる。したがって
、電源入力部２２に電源電圧Ａｖ０が加えられ、Ｐチャ
ネルトランジスタ２１６のソース８０３及びチャネルス
トッパ８０５に電源電圧Ａ　Ｖ　ｎ　ｏが加えられ、ア
ナログ回路２０のＰチャネルトランジスタ２１６が動作
状態となる。この結果、アナログ回路２０では、増幅器
２１で必要な増幅動作が行われ、その出力Ｖ。がディジ
タル回路３０に加えられる。

マタ、スタンバイ時、入力端子６３にＬレヘルのスイッ
チ人力Ｓｌ、人力端子６５にＨレベルのスイッチ人力Ｓ
２が加えられると、アナログスイッチ６２側のＮチャネ
ルトランジスタ６２１及びＰチャネルトランジスタ６２
２が導通状態、アナログスイッチ６１側のＮチャネルト
ランジスタ６１ｌ及びＰチャネルトランジスタ６１２が
遮断状態となる。したがって、電源入力部２２に対する
電源電圧ＡｖＩｌ１ｆ１が解除されるとともに、Ｐチャ
ネルトランジスタ２１６のソース８０３及びチャネルス
トッパ８０５がＮチャネルトランジスタ６２ｌ及びＰチ
ャネルトランジスタ６２２を通じて接地され、接地電位
に保持される。したがって、スタンバイ時、アナログ回
路２０側のバイアス電流等からなるスタンバイ電流が確
実に消去され、ディジタル回路３０側の動作の信頼性が
高められることになる。

〔発明の効果〕

以上説明したように、この発明によれば、スタンバイ時
、アナログ回路側の不要なスタンバイ電流を抑制するこ
とができ、特別に複雑な回路を付加することな《、共通
基板上にアナログ回路とディジタル回路とを混在させた
モノリシック的なＣＭＯＳＩＣを容易に実現して適性な
動作を行わせることができる。

【図面の簡単な説明】

第１図はこの発明のＣＭＯＳ回路のスタンバイ回路の一
実施例を示す回路図、 第２図は第１図に示したＣＭＯＳ回路のスタンバイ回路
における増幅器の具体的な回路構戒例を示す回路図、 第３図はこの発明のＣＭＯＳ回路のスタンバイ回路の具
体的な構戒例を示す図である。 ２・・・ＣＭＯＳ　Ｉ　Ｃ　（ＣＭＯＳ回路）６・・・
スタンバイ回路 ８・・・半導体基板（基板） ２０・・・アナログ回路 ２２・・・電源入力部 ３０・・・ディジタル回路

Claims (1)

1. 【特許請求の範囲】 共通の基板上にアナログ回路とディジタル回路とが併設
   されたＣＭＯＳ回路において、 前記アナログ回路側の電源入力部と、接地点との間にス
   イッチを設置し、スタンバイ時、前記スイッチを導通さ
   せて前記電源入力部を接地電位に保持させることを特徴
   とするＣＭＯＳ回路のスタンバイ回路。