JPH0399437A - 層間絶縁膜の形成方法 - Google Patents

層間絶縁膜の形成方法

Info

Publication number
JPH0399437A
JPH0399437A JP1236712A JP23671289A JPH0399437A JP H0399437 A JPH0399437 A JP H0399437A JP 1236712 A JP1236712 A JP 1236712A JP 23671289 A JP23671289 A JP 23671289A JP H0399437 A JPH0399437 A JP H0399437A
Authority
JP
Japan
Prior art keywords
film
silica film
wirings
organic silica
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1236712A
Other languages
English (en)
Inventor
Junzo Shimizu
潤三 清水
Yasuhiko Ozasa
小笹 康彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1236712A priority Critical patent/JPH0399437A/ja
Publication of JPH0399437A publication Critical patent/JPH0399437A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本奪明は多層配線を有する半導体装置における配線間の
層間絶縁膜の形成方法に関する。
[従来の技術] 従来、この種の層間絶縁膜の形成方法としては、例えば
、配線層を含む半導体基板上にプラズマCVD法(プラ
ズマ励起の化学的気相成長法)を使用したシリコン酸化
膜と有機系シリカ膜とを積層する方法が一般的である。
第5図は従来の層間絶縁膜の形成方法を示す断面図であ
る。第5図に示すように、シリコン基板11上にはシリ
コン酸化jli12が形成されており、このシリコン酸
化膜12上にはアルミニウム配線13がパターン形成さ
れている。そして、先ス、アルミニウム配線13を含む
全面に、例えばプラズマCVD法を使用して膜厚が例え
ば約4000乃至5000人のシリコン酸化Jllf(
14aを形成する。次に、シリコン酸化膜14a上にを
種糸シリカ膜15を、その膜厚が例えば約30(10乃
至4000人になるように塗布して基板表面を平坦化し
た後に、約400℃に加熱して焼き固める。次に、例え
ばCF aガス又はCHF、とOtaとの混合ガス等の
ガスを使用した反応性イオンエツチング装置により、有
機系シリカ815をそのアルミニウム配線13の直上域
の部分が除去されるまでエツチングバックする。
その後、プラズマCVD法によりこの基板上に膜厚が例
えば約4000乃至5000人のシリコン酸化膜14b
を形成する。これにより、シリコン酸化膜14 a 1
有機系シリカ膜15及びシリコン酸化膜14bからなる
層間絶縁膜が形成される。
[発明が解決しようとする課題] しかしながら、上述した従来の層間絶縁膜の形成方法は
、エツチングバック工程において、例えば、シリコン酸
化膜14aと有機系シリカ膜15との選択比を確保する
ことが困難である。即ち、有機系シリカM15をエツチ
ングバックしてアルミニウム配線13の直上域の有機系
シリカ膜15を除去する場合に、例えば幅が広いアルミ
ニウム配線18の直上域の有機系シリカ膜15を全て除
去する程度にエツチングを行うと、狭幅のアルミニウム
配線13上においては50乃至200%のオーバーエツ
チングとなる。このため、基板表面を平坦化するために
アルミニウム配線13間に埋め込まれた有機系シリカ膜
15の半分以上が除去され、基板表面の平坦性が半減す
るという問題点がある。
また、有機系シリカM15の替わりに無機系シリカ膜を
使用した場合においても同様の問題点かある。
一方、エツチングガスとして、例えば2乃至4体積%の
02ガスを混合したCHF3ガスを使用することにより
、シリコン酸化膜14aと有機系シリカ膜15とのエツ
チングレートを合わせ、基板の平坦性を保持しながらエ
ツチングバックすることが可能である。しかしながら、
上述のエツチング条件においては、エツチング中に大量
のゴミが発生しやすく、このゴミが配線間シロート等の
不良原因となるため現実的な方法ではない。
本発明はかかる問題点に鑑みてなされたものであって、
多層配線を有する半導体装置において平坦性が優れた層
間絶縁膜を形成することができる層間絶縁膜の形成方法
を提供することを目的とする。
[課題を解決するための手段] 本発明に係る層間絶縁膜の形成方法は、配線層が形成さ
れた半導体基板上に絶縁膜を形成する工程と、との絶縁
膜上に有機系シリカ膜を塗布する工程と、この有機系シ
リカ膜上に無機系シリカ膜を塗布する工程と、前記有機
系シリカ膜のエツチングレートが前記無機系シリカ膜の
そ、れよりも大きい条件でこの両シリカ膜をエツチング
バックする工程とを有することを特徴とする。
[作用コ 本発明においては、配線層を含む半導体基板上に絶縁膜
を形成した後に、この絶縁膜上に有機系シリカ膜及び無
機系シリカ膜をこの順に順次塗布する。これにより、前
記配線間には、有機系シリカ膜及び無機系シリカ膜が前
記配線上の部分よりも厚くなるように埋め込まれる。そ
の後、この有機系シリカ膜のエツチングレートが無機系
シリカ膜のそれよりも太き(なる条件でこの両シリカ膜
を同時にエツチングバックする。そして、先ず前記配線
上の部分の薄い無機系シリカ膜が全て除去されると、次
いでその下層の有機系シリカ膜のエツチングが開始され
る。爾後、前記配線上の部分は有機系シリカ膜がエツチ
ングされ、配線間の部分は厚い無機系シリカ膜のエツチ
ングが継続されることになる。この場合に、有機系シリ
カ膜のエツチングレートが無機系シリカ膜のそれよりも
大きいので、前記配線上の部分(有機系シリカ膜)が優
先的に除去される。このため、前記配線上の部分の無機
系シリカ膜及び有機系シリカ膜が全て除去されるまでエ
ツチングバックが進行した場合には、前記配線間に有機
系シリカ膜が全くエツチングされずに残留する。これに
より、平坦性が優れた層間絶縁膜を形成することができ
る。
[実施例] 次に、本発明の実施例について添付の図面を参照して説
明する。
第1図(a)乃至(d)は本発明の第1の実施例に係る
層間絶縁膜の形成方法を工程順に示す縦断面図である。
第1図(a)に示すように、素子形成されたシリコン基
板1上にはシリコン酸化膜2が形成されており、このシ
リ、コン酸化膜2上には電極配線としてアルミニウム配
線3がパターン形成されている。そして、先ず、アルミ
ニウム配線3を含むシリコン基板1上に、例えばプラズ
マCVD法を使用して膜厚が例えば約3000乃至50
00人のシリコン酸化膜4aを形成する。次に、シリコ
ン酸化膜4a上にOCD Type? (商品名:東京
応化社製)等の有機系シリカ膜5を、その膜厚が例えば
約2500乃至3500人になるように塗布した後に、
約300乃至400℃に加熱して焼き固める。
次に、第1図(b)に示すように、有機系シリカ膜5上
にOCD Type2 (商品名:東京応化社製)等の
無機系シリカ膜6を、その膜厚が例えば約700乃至8
00人になるように塗布した後に、約400℃に加熱し
て焼き固める。これにより、配線間隔が約O0B乃至3
.0μmのアルミニウム配線2の間に有機系シリカ膜5
及び無機系シリカ膜6が埋め込まれて基板表面が平坦化
される。また、無機系シリカ膜6は、アルミニウム配線
2の直上域の部分に比してアルミニウム配線2の間に埋
め込まれた部分の方が厚く形成される。
次に、第1図(C)に示すように、反応性イオンエツチ
ング装置を使用してエッチングバックする。この場合に
、有機系シリカ膜5のエツチングレートが無機系シリカ
膜6のそれの例えば約2乃至3倍大きいエツチング条件
で無機系シリカ膜6及び有機系シリカ膜5をエッチング
バックする。
そうすると、先ず、アルミニウム配線3上の部分の薄い
無機系シリカ膜8が除去され、次いでその下層の有機系
シリカ1!X5のエツチングが開始される。爾後、配線
3上の部分は有機系シリカ膜5がエツチングされ、配線
3の間の部分は厚い無機系シリカ膜8のエツチングが継
続されることになる。
この場合に、有機系シリカ膜5のエツチングレートが無
機系シリカ膜8のそれよりも約2乃至3倍大きいので、
配線3上の有機系シリカ膜5が優先的に除去される。こ
のようにして、アルミニウム配線3の直上域の無機系シ
リカ膜8及び有機系シリカ膜5が全て除去された時点で
は、アルミニウム配線3の間に埋め込まれた無機系シリ
カ膜θ及び有機系シリカ膜5をこの配線間に残留させる
ことができるので、基板表面が平坦化される。
ここで、エツチングガスとして例えばCF4+0■ガス
又はCHFa +051ガスを使用した場合のエツチン
グ条件について説明する。
第2図はエツチングガスにおける02ガスの流量比と、
無機系シリカ膜6及び有機系シリカ膜6の選択比との関
係を示すグラフ図であり、横軸はOQガス流量比を示し
、縦軸は無機系シリカ膜6と有機系シリカ膜5とのエツ
チングレート比、即ち選択比[を種糸シリカ膜]/[無
機系シリカ膜]を示す。また、図中における実線はCH
F、+0□ガスを示し、破線はCFa+Otaガスを示
す。
第2図に示すように、OQガス流量比を大きくすると、
これに比例して選択比も大きくなる。即ち、無機系シリ
カ膜6のエツチングレートよりも有機系シリカ膜5のエ
ツチングレートが大きくなる。例えば、CF4 +01
1ガスの場合には02ガス流量比が0.2以上、cHF
a+oaガスの場合にはOQガス流量比が0.4以上に
なると選択比が2以上になる。従って、本実施例におい
ては上述の範囲にOQガス流量比を設定することが望ま
しい。
次に、第1図(d)に示すように、無機系シリカ膜8及
び有機系シリカ115により平坦化された基板上にプラ
ズマCVD法により膜厚が例えば約3000乃至5oo
o人のシリコ・ン酸化膜4bを被着する。
これにより、シリコン酸化膜4a1有機系シリカ膜5、
無機系シリカ膜8、及びシリコン酸化膜4bからなる層
間絶縁膜を形成することができる。
本実施例においては、配線3間に埋め込まれた有機系シ
リカ膜5は、その上にエツチングレートが小さい無機系
シリカ膜8が被覆されているので、アルミニウム配線3
の間に埋め込まれた有機系シリカ膜5がエツチングによ
り除去されることはない。このため、平坦化された層間
絶縁膜を形成することができる。
第3図及び第4図は夫々本発明の第2及び第3の実施例
に係る層間絶縁膜の形成方法を示す断面図である。この
第2及び第3の実施例は第1の実施例における第14図
(a)乃至(C)までの工程が同一である。また、第3
図及び第4図において第1図と同一物には同一符号を付
してその詳細な説明を省略する。
この第2の実施例においては、第1図(C)に示すよう
に、配線3上の部分の有機系シリカ膜5及び無機系シリ
カM6をエツチング除去した後に、第3図に示すように
、アルミニウム配線3の間に埋め込まれた有機系シリカ
膜5上に残存する無機系シリカ膜6をウェットエツチン
グして除去する。
このとき、有機系シリカ膜6はウェットエツチングによ
り殆どエツチングされない。
本実施例によれば、有機系シリカ膜5上に残存する無機
系シリカ膜6を除去するため、微小な無機系シリカ膜6
が剥がれてゴミが発生することを防止できる。また、有
機系シリカ膜5がウェットエツチングにより殆どエツチ
ングされないことを利用して、エツチングバックにより
露出したシリコン酸化膜4aを若干除去することができ
るので、層間絶縁膜を更に一層平坦化することができる
。
一方、第4図に示す第3の実施例においては、前述の第
2の実施例のウェットエツチング工程の後に、即ち残存
した無機系シリカ膜6をウェットエツチングにより除去
した後に、再び全面に無機系シリカ膜7を塗布し、焼き
固めるにれにより、更に一層、層間絶縁膜を平坦化する
ことができる。
[発明の効果コ 以上説明したように本発明によれば、塗布により有機系
シリカ膜及び無機系シリカ膜を順次形成した後に、この
無機系シリカ膜よりもこの有機系シリカ膜のエツチング
レートが大きい条件で、この両シリカ膜をエツチングバ
ックする。このため、配線間に埋め込まれた有機系シリ
カ膜はエツチングレートが小さい無機系シリカ膜に被覆
されているのでエツチングされずに残留する。従って、
従来に比して平坦性が優れた層間絶縁膜を形成すること
ができる。
【図面の簡単な説明】
第1図(a)乃至(d)は本発明の第1の実施例に係る
層間絶縁膜の形成方法を工程順に示す縦断面図、第2図
はエツチングガスにおける02ガス流量比と無機系シリ
カ膜6及び有機系シリカ膜5のエツチング選択比との関
係を示すグラフ図、第3図は本発明の第2の実施例に係
る層間絶縁膜の形成方法を示す断面図、第4図は本発明
の第3の実施例に係る層間絶縁膜の形成方法を示す断面
図、第5図は従来の層間絶縁膜の形成方法を示す断面図
である。 1.11:シリコン基板、2.4a、4b、12t  
14a、14b;シリコン酸化膜、3,13;アルミニ
ウム配線、6,15;有機系シリカ膜、6.7;無機系
シリカ膜

Claims (1)

    【特許請求の範囲】
  1. (1)配線層が形成された半導体基板上に絶縁膜を形成
    する工程と、この絶縁膜上に有機系シリカ膜を塗布する
    工程と、この有機系シリカ膜上に無機系シリカ膜を塗布
    する工程と、前記有機系シリカ膜のエッチングレートが
    前記無機系シリカ膜のそれよりも大きい条件でこの両シ
    リカ膜をエッチングバックする工程とを有することを特
    徴とする層間絶縁膜の形成方法。
JP1236712A 1989-09-12 1989-09-12 層間絶縁膜の形成方法 Pending JPH0399437A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1236712A JPH0399437A (ja) 1989-09-12 1989-09-12 層間絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1236712A JPH0399437A (ja) 1989-09-12 1989-09-12 層間絶縁膜の形成方法

Publications (1)

Publication Number Publication Date
JPH0399437A true JPH0399437A (ja) 1991-04-24

Family

ID=17004651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1236712A Pending JPH0399437A (ja) 1989-09-12 1989-09-12 層間絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JPH0399437A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529481A (ja) * 1991-07-25 1993-02-05 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529481A (ja) * 1991-07-25 1993-02-05 Nec Corp 半導体装置

Similar Documents

Publication Publication Date Title
USRE38363E1 (en) Method of forming trench isolation having polishing step and method of manufacturing semiconductor device
JPH0645327A (ja) 半導体装置の製造方法
JP2518435B2 (ja) 多層配線形成法
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JPH04230032A (ja) 半導体集積回路の製造方法
JPH06163456A (ja) 微細金属配線形成方法
JPH04229625A (ja) 半導体装置の製造方法
JP3097338B2 (ja) コンタクトホールの形成方法
JP2663739B2 (ja) 半導体装置の製造方法
JPH0265256A (ja) 半導体装置の製造方法
JPH0428231A (ja) 半導体装置の製造方法
JP2991388B2 (ja) 半導体装置の製造方法
JP3070564B2 (ja) 半導体装置の製造方法
JP4207284B2 (ja) 半導体装置の製造方法
JP2000156367A (ja) ドライエッチング方法
JPH07226438A (ja) 半導体装置の製造方法
JPH0831930A (ja) 半導体装置の製造方法
JPH06244181A (ja) 半導体装置およびその製造方法
JPH043932A (ja) 半導体装置の製造方法
CN1239822A (zh) 插塞的制造方法
JPH07122634A (ja) 半導体装置
JPH05259132A (ja) 半導体装置の製造方法
JPH0222844A (ja) 半導体集積回路
JPS6278853A (ja) 半導体装置の製造方法
JPH06260485A (ja) 半導体装置及び半導体装置の製造方法