JPH0399454A - Ｃ―ｍｏｓゲートアレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分Ｗ］ 本発明は、チップ中央に電源専用パラ た０−ＭＯ８ゲートアレイに関する。

ドを配し ［従来の技術］ 従来の０−Ｍ０３ゲートアレイにおいては、高集積・大
規模ゲート化に伴い、チップ面積が大きくなる傾向にあ
るが、電源供給はチップ周囲のパッドからだけであった
。

［発明が解決しようとする課題］ 前述の従来技術では、電源供給はチップ周囲のパッドか
らだけであるために、チップ中央への電源供給が不安定
であると言う問題点かありた。そこで、本発明は従来の
このような問題点を解決するため、チップ周囲のパッド
からの電源供給と併せて、チップ中央に電源専用パッド
を配し、チップ中央への電源供給を安定して行なうこと
を目的とする。

［護国を解決するための手段］ 本発明の０−Ｍ０ｉ９ゲートアレイは、ａ）　半導体集
積回路における、 ｂ）　チップ周囲のパッドと、 Ｃ）　セル配置領域と、 ｄ）　配線領域と、 ｅ）　チップ中央の電源専用パッド とからなることを特徴とする。

［実施例］ 第１図は、本発明の実施例における０−Ｍ０！９ゲート
アレイの全体図である。構成は、チップ中央に配置する
電源専用パッド１と、チップ周囲のパッド２．セル配置
領域３．配線領域４からなるチップ中央の電源専用パッ
ドは、セル配置領域上に置（、第２図は電位に着目した
アルミ１層とアルミ２層の平面図である。チップ周囲の
任意のパッド５，６をｖｓｓおよび、ＶＤＩＩの電位に
することにより、チップ周囲のアルミ配線７，８かも、
チップ内のＸ方向のアルミ１層配線９とＸ方向のアルミ
２層配線１０にそれぞれの電位が与＾られる。チップ面
積が大きくなると、チップ内のアルミ１層配線とアルミ
２層配線が長くなり、チップの中央部への電源供給が不
安定になる。そこで、チップ中央に電源専用のパッド１
０１を配置して、そのパッドから直接チップ内のアルミ
１層配線とアルミ２層配線に電源を供給する。

［発明の効果］ 本発明は、０−ＭＯＳゲートアレイにおいてチップ中央
に電源専用パッドを配した構成としたので、チップ面積
の増大においても、チップ全体にわたり、安定した電源
供給をおこない、高周波動作においても、電位の低下に
よる、内部回路の誤動作が、防げるという効果がある。

また、チップ中央の電源専用パッドは、セル配置領域上
に配置したことにより、セル相互をつなぐ配線の自由度
に対し、ての制約はない。

【図面の簡単な説明】

第１図は実施例を示す全体図。 １・・・・・・・・・電源専用パッド ２・・・・・・・・・チップ周囲のパッド３・・・・・
・・・・セル配置領域 ４・・・・・・・・・配線領域 第２図は実施例を示す平面図。 ５・・・・・・・・・任意のＶＥＪＢパッド６・・・・
・・・・・任意のＶＤＤパッド７・・・・・・・・・チ
ップ周囲のアルミ配線８・・・・・・・・・チップ周囲
のアルミ配線９・・・・・・・・・チップ内のアルミ配
線０・・・・・・・・・チップ内のアルミ配線以

Claims (1)

1. 【特許請求の範囲】 ａ）半導体集積回路において、 ｂ）チップ周囲のパッドと、 ｃ）セル配置領域と、 ｄ）配線領域と、 ｅ）チップ中央の電源専用パッドとからなるＣ−ＭＯＳ
   ゲートアレイ。