JPH04100207A - 電子ビーム露光用位置合わせマーク形成法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、シリコン基板上での占有面積が少なくなるよ
うにした電子ビーム露光用位置合わせマーク形成法に関
するものである。

【従来の技術】

ＬＳＩ（大規模集積回路）のパターンを描く方法の１つ
に、電子ビームで基板に直接描く電子ビーム直接描画法
がある。ＬＳＩは多層構造になっており、下の層の所定
箇所の上に、上の層の所定箇所がＴ度来るようにしなけ
ればならないから、層間で位置合わせをする必要がある
。そのために、基準位置としての情報を提供する位置合
わせマークを、基板上に形成しなければならない。 第４図に、位置合わせマークの斜視図を示す。 第４図において、１はシリコン基板、２はＳ１０、Ｍ、
２−１は凹部、２Ｍは位置合わせマーク、Ａはマーク領
域である。 従来、位置合わせマーク２Ｍは、シリコン基板１の上に
ＳｉＯ□膜２を着膜した後、シリコン基板１の一部にマ
ーク領域Ａを確保して、エツチングにより形成される。 第４図の例では、エツチングによって凹部２−１を形成
することにより、その凹部の底面から突出する形で位置
合わせマーク２Ｍが自ずと形成される。 第３図は、そのような位置合わせマークを説明する図で
ある。第３図（イ）は、第４図のマーク領域Ａを上方か
ら見た図であり、第３図（ロ）は、第３図（イ）の中の
Ｉ−１の線で切った断面図を示している。 基準位置は、この位置合わせマーク２Ｍの上を、電子ビ
ームでＸ方向、Ｙ方向にスキャンし、その反射信号によ
って知ることが出来る。第３図（ハ）は、その時の反射
信号Ｗの波形を示しており、位置合わせマーク２Ｍの真
上をスキャンした時に、ピークが出ている。このピーク
によって、基準位置を知ることが出来る。 上記した位置合わせマーク２Ｍは、突出する形のもので
あったが、逆に周囲より凹んだ形に形成することも出来
る。後に説明する第２の実施例では、そのよう形のもの
を用いている（第２図（ａ）の位置合わせマーク２　Ｍ
　＋参照）。 位置合わせマークは、これからエツチングしようとして
いる層に形成されており、エツチングのパターンを膚く
のに使用する電子ビームでスキャンされるため、位置合
わせマークのスキャンされた部分もエツチングされる。 Ｎｉち、位置合わせマークは一部破壊されてしまうので
、位置合わせマークの使用は１回限りである。なぜなら
、一部破壊されたものを次にまた使用した場合には、破
壊された部分を再びスキャンすることがあるが、それで
は基準位置を正確に検出できないからである。 なお、電子ビーム露光用位置合わせマークに関する従来
の文献としては、例えば、特開昭６３−５３９２４号公
報、特開昭６３−１６４２１５号公報がある。

【発明が解決しようとする課Ｍ】

Ｃ問題点） 前記した従来の電子ビーム露光用位置合わせマークは、
多層構造の各層毎に専用のマーク領域を確保して形成し
ていたので、多層の層の数だけマーク領域を必要とする
という問題点があった。 （問題点の説明） 前記したように、従来の方法で形成された位置合わせマ
ークは、１回使用すると破壊されてしまうから、形成す
る各層に対してそれ専用の位置合わせマークを提供しな
ければならない、そのため、それを形成するマーク領域
も層数分だけ確保しなければならない。 第５図、第６図は、４つのマーク領域を示す図であり、
Ａ、Ｂ、Ｃ，Ｄは、それぞれマーク領域である。４層構
造のＬＳＩを製造する場合には、このように４つのマー
ク領域を確保する必要があり、それだけ回路素子を形成
するための面積を狭めていた。 本発明は、このような問題点を解決することを課題とす
るものである。

【課題を解決するための手段】

前記課題を解決するため、本発明の電子ビーム露光用位
置合わせマーク形成法では、次のような手段を講じるこ
ととした。 即ち、シリコン基板のＳｉＯ，ＩＩの上に３．０８膜に
対してエツチング選択比が大なる物質を着膜する工程と
、該物質の膜をエツチングして最初の位置合わせマーク
を突出した形状に形成する工程と、その後形成した層を
エツチングする際に、該位置合わせマークのマーク領域
を全面露光してエツチングする工程とを含むこととした
。 Ｓｔ　ｏ、膜に対してエツチング選択比が大なる前記物
質としては、例えばアルミニウムを用いることが出来る
。 また、マーク領域として第１のマーク領域と第２のマー
クＭ域とを設定し、エツチング処理する層が変わる毎に
、前記第１．第２のマーク領域を交互に利用して位置合
わせマークを形成することとした。

【作　　用】

Ｓｔ　Ｏｔ膜に対してエツチング選択比が大なる物質で
、突出した形状の最初の位置合わせマークを形成する方
法では、マーク領域を１箇所で済ますことが可能となる
。 また、第１のマーク領域と第２のマーク領域とを交互に
使用して位置合わせマークを形成する方法では、マーク
領域を２箇所で済ますことが可能となる。 従って、本発明の方法は、たとえ多層構造ＬＳＩの暦数
が多くなっても、マークｗＩ域は１ａ１所または２箇所
しか必要としなくなる。

【実　施　例】

以下、本発明の実施例を図面に基づいて詳細に説明する
。 〔第Ｉの実施例２ 第１図（ａ）〜第１［ｆｆ１ｒＣ）に、本発明の第１の
実施例を示す。この例は、マーク領域を１箇所で済むよ
うにした例であり、最初に形成する位置合わせマークを
、Ｓ、０２膜に対してエツチング選択比が大きい物質（
５，０□膜をエツチングする際にエツチングされ難い物
ｆ）でつくり、それを守り続けるようにしたものである
。 これらの図において、■はシリコン基板、２はＳ、Ｏ□
膜、２Ｍ、３Ｍは位置合わせマーク、３はアルミニウム
膜、４はレジスト、４−１ないし４−４はレジスト凹部
、５は第１アルミニウム膜、７は第２アルミニウム膜で
ある。 第１図（ａ）の（イ）から第１図（ｃ）の（ワ）までは
、シリコン基Ｆｉ、１の上に４層構造のＬＳＩを形成す
る場合の、位置合わせマークの形成や処理の過程を示す
。 （１）第１図（ａ）の（イ） （イ）から（ハ）までは、最初の位置合わせマーク３Ｍ
を形成する工程である。まず、シリコン基板１の上にＳ
１０□膜２を形成し、その上にアルミニウム膜３を着膜
する。この着膜は通常のスバンタ装置で行い、厚さは約
８０００人程度である。 アルミニウムは、Ｓ、Ｏｔ膜２に対してエツチング選択
比が大なる物質の１例である。 （２）第１図（ａ）の（ロ） アルミニウム膜３の上にレジスト４を塗布し、通常のマ
スクを用いた露光機によりバターニングおよび現像によ
り、位置合わせマークを形成する箇所だけにレジスト４
を残す、その他の部分は、レジストが除去されたレジス
ト凹部４−１となる。 （３）第１図（ａ）の（ハ） エツチングした後レジスト４を除去し、アルミニウムか
ら成る位置合わせマーク３Ｍを得る。これが、最初の位
置合わせマークである。 （４）第１図（ａ）の（ニ） （ニ）は、以上のようにして形成された位置合わせマー
ク３Ｍの上面図である。これの■−■の線で切った断面
図が、（ハ）の図である。 （５）第１図（ｂ）の（ホ） 最初にコンタクトホールの描画を行う。そのため、まず
レジスト４を塗布し、ついで位置合わせマーク３Ｍを基
準として位置合わせを行う（レジスト４に覆われていて
も、それを透かして位置合わせマーク３Ｍの検出をする
ことが出来る）、そして、電子ビームで第１のコンタク
トホール（図示せず）を描画する（１ｓｔコンタクト描
画）。このとき同時に、位置合わせマーク３Ｍ周辺も電
子ビームで全面露光する。これを現像すると、位置合わ
せマーク３Ｍ周辺は、（ホ）に示すようにレジスト凹部
４−２となる。 （６）第１図（ｂ）の（へ） レジスト４のパターンに従い、Ｓ、０２膜２をエツチン
グする。位置合わせマーク３Ｍの下部にＳ、Ｏ，膜２の
一部である２Ｍが残るが、これと位置合わせマーク３Ｍ
とが一体となって位置合わせマークを形成することにな
る。これにより、位置合わせマークは、さらに高い急峻
な形状になる。 （′７）第１図（ｂ）の（ト） 第１アルミニウム膜５を、通常のスパッタ装置で厚さ約
８０００人程度に着膜する。その上にレジスト４を塗布
した後、アルミニウム層をエツチングするためのパター
ンを描画する。この時同時に、マーク領域（即ち、位置
合わせマーク周辺）を全面露光する。 （８）第１図（ｂ）の（チ） レジスト４を現像する。全面露光したマーク領域の部分
のレジスト４は除去され、レジスト凹部４−３となる。 （９）第１図（ｂ）の（す） 第１アルミニウム膜５をエツチングする。第１アルミニ
ウム膜５は、配線用の層として用いられるから、このエ
ツチングで所望の配線が実現される。 ０ω第１図（ｃ）の（ヌ） 眉間絶縁用の膜として、ＣＶＤ酸化膜６を約１μｍ程度
着膜し、その上にレジスト４を塗布する。 そして、電子ビームにより第２のコンタクトホールの描
画を行う（２ｎｄコンタクト描画）、この時同時に、位
置合わせマーク周辺の領域（マーク領域）を全面露光す
る。 ２ｎｄコンタクトは、第１アルミニウム膜５での配線と
、ＣＶＤ酸化膜６の上にこの後に形成する配線との接続
をするためのものである。 ０１）　第１図（Ｃ）の（ル） レジスト４を現像する。マーク領域のレジスト４は全面
露光されているから、現像により除去され、レジスト凹
部４−４が出来る。 ■第１図（ｃ）の（ヲ） ＣＶＤ酸化膜６をエツチングした後（２ｎｄコンタクト
エツチング）、残っているレジスト４を除去する。 ０争　第１図（ｃ）の（ワ） 第２アルミニウム膜７を、通常のスパッタ装置で厚さ約
１μｍ程度に着膜する。 第２アルミニウム膜７をパターニングして第２の配線層
を形成する場合も、第１アルミニウム膜５をパターニン
グして第１の配線層を形成した時と同様にして形成する
ことができる。 以上のように多層構造の形成プロセスが進行しても、最
初の位置合わせマークが保存されて使用され続ける。従
って、マーク領域に要する面積は、マーク領域１つ分だ
けで済むことになり、回路素子を形成するための面積が
広くなる。 〔第２の実施例〕 第２図（ａ）〜第２図（ｂ）に、本発明の第２の実施例
を示す、この例は、マーク領域を２箇所で済むようにし
た例である。２箇所のマーク領域を処理する層が変わる
毎に交互に使用する。 これらの図において、符号は第１図（ａ）〜第１図（ｃ
）のものに対応し、２Ｍ＋　、２Ｍｇ　、８Ｍ、、８Ｍ
婁は位置合わせマーク、Ａ、Ｂはマーク領域である。 なお、位置合わせマークの形状は、先にも述べたように
、周囲より突出した形状のものでもよいが、逆に周囲よ
り凹んだ形状のものでもよい、この実施例では、凹んだ
形状のものとしている。 第２図（ａ）の（イ）から第２図（ｂ）の（チ）までは
、シリコン基板１の上に４層構造のＬＳＩを形成する場
合の、位置合わせマークの形成や処理の過程を示す。 （１）第２図（ａ）の（イ） マークＨ域として、Ａ、Ｂの２箇所分のスペースを用意
する。そして、レジストを塗布しシリコン基板ｌの上に
着膜されたＳｉＯ，Ｉｌｌ！２をエツチングするための
パターンを描画するに先立って、マークＨ域Ａの方に、
位置合わせマーク２Ｍ、を形成しておく、（イ）は、そ
の状態での上面図である。 （２）第２図（ａ）の（ロ） マーク領域Ａに最初の位置合わせマーク２Ｍ。 が形成されている状態の断面図を示す。 （３）第２図（ａ）の（ハ） レジスト４を塗布した後、位置合わせマーク２Ｍ１を基
準にして位置合わせをし、ＳｉＯ，！！１２をエツチン
グするためのパターンの描画を電子ビームで行う。 この時同時に、マーク領域Ａ、Ｈに対して、それぞれ次
のような描画を行う。 ■マーク領域Ｂに対して・・・次に使用する位置合わせ
マークを形成するため、そのマークの形状の描画を行う
。 ■マーク領域Ａに対して・・・マーク領域Ａを更地にす
るために、全面露光の描画を行う。即ち、最初の位置合
わせマーク２　Ｍ　＋を消し去り、次の次の位置合わせ
マークを形成するための場を作る。 以上のような描画を行ってレジスト４を現像すると、マ
ーク領域Ａ、Ｂの状態は、（ハ）で示すように、マーク
領域Ｂの部分にはレジスト凹部４−１が出来、マーク領
域Ａの部分にはレジスト凹部４−２が出来る。 （３）第２図（ａ）の（ニ） Ｓｉｎｇ膜２をエツチングすると、マーク領域Ａの部分
のＳｉＯ□膜２は全て除去され、Ｓ、０□膜膜除去部２
−２が出来る。また、マーク領域Ｂの部分には、レジス
ト凹部４−１に対応して位置合わせマーク２　Ｍ　ｚが
形成される。 （３）第２図（ａ）の（ホ） アルミニウム膜８を着膜する。位置合わせマーク２Ｍ、
が凹状であるので、その上方のアルミニウム膜表面は凹
む。この凹みが、次の位置合わせマーク８Ｍ、　として
使用される。 アルミニウム膜８の上にレジスト４を塗布し、位置合わ
せマーク８　Ｍ　＋を基準にして位置合わせしつつ、ア
ルミニウム膜８をエツチングするためのパターンの描画
を、電子ビームで行う。 この時同時に、マーク領域Ａ、Ｂに対しては、それぞれ
次のような描画を行う。 ■マーク領域Ａに対して・・・次に使用する位置合わせ
マークを形成するため、そのマークの形状の描画を行う
０次に使用する位置合わせマークは、アルミニウム膜８
の一部を残すことによって形成され、その形は突出した
ものとなる。 ■マーク領域Ｂに対して・・・マーク領域Ｂのアルミニ
ウム膜８を全て除去するため、領域全面を露光する描画
を行う。即ち、アルミニウム膜８を全て除去すれば、そ
の後には位置合わせマーク２Ｍｚが現れるから、これを
次の次の位置合わせマークとして使うことが出来る。 （４）第２図（ｂ）の（へ） 次にレジスト４を現像する。マーク領域Ａに関しては、
次の位置合わせマークを形成するために、レジスト４が
一部残る。 （５）第２図（ｂ）の（ト） 第２図（ｂ）の（へ）の状態のものの上面図である。 （６）第２図（ｂ）の（チ） アルミニウム膜８をエツチングした後、残っていたレジ
スト４を除去する。その結果、マーク領域Ａには、次に
使用する位置合わせマーク８Ｍ。 が形成され、マーク領域Ｂには、位１合わせマーク２Ｍ
ｇが再び姿を表す。 このように、第２の実施例ではマーク領域を２箇所用意
しておき、これを交互に使い前層の処理の時に、次に使
用する位置合わせマークを形成するから、３層以上の多
層構造のＬＳＩでもマーク領域は２つで済む。 なお、マーク領域Ｂには、晟初位置合わせマークを形成
していないとしたが（第２図（ａ）の（イ）、（ロ）参
照）、形成しておいても良い、その場合には、第２図（
ａ）の（ハ）の段階でレジスト４を描画する際、レジス
ト凹部４−１が出来るような描画を行う必要はない。

【発明の効果】

以上述べた如く、本発明の電子ビーム露光用位置合わせ
マーク形成法によれば、たとえ多層構造のＬＳＩの暦数
が多くても、マーク領域は１箇所または２箇所で済ます
ことが出来る。 そのため、シリコン基板の表面において占めるマーク領
域の面積は従来に比べて少なくなり、それだけ回路素子
形成に使用できる面積を広げることが出来る。

【図面の簡単な説明】

第１図（ａ）〜第１図（ｃ）・・・本発明の第１の実施
例を示す図 第２図（ａ）〜第２図（ｂ）・・・本発明の第２の実施
例を示す図 第３図・・・位置合わせマークを説明する同第４図・・
・位置合わせマークの斜視図第５図、第６図・・・４つ
のマーク領域を示す７図において、１はシリコン基板、
２はＳ、０□膜、２−２はＳ、０．膜除去凹部、２Ｍ、
２Ｍ。 ２Ｍｚ　、３Ｍ、８Ｍ＋　、８Ｍｔは位置合わせマーク
、３はアルミニウム膜、４はレジスト、４Ｉないし４−
４はレジスト凹部、５は第１アルミニウム膜、７は第２
アルミニウム膜、８はアルミニウム膜である。 特許出願人　　　富士ゼロックス株式会社代理人弁理士
　　本　庄　富　雄 第２図（ｂ） 第５ 第６

Claims (3)

【特許請求の範囲】
1. （１）シリコン基板のＳｉＯ＿２膜の上にＳｉＯ＿２膜
   に対してエッチング選択比が大なる物質を着膜する工程
   と、該物質の膜をエッチングして最初の位置合わせマー
   クを突出した形状に形成する工程と、その後形成した層
   をエッチングする際に、該位置合わせマークのマーク領
   域を全面露光してエッチングする工程とを含むことを特
   徴とする電子ビーム露光用位置合わせマーク形成法。
2. （２）ＳｉＯ＿２膜に対してエッチング選択比が大なる
   物質としてアルミニウムを用いたことを特徴とする請求
   項１記載の電子ビーム露光用位置合わせマーク形成法。
3. （３）マーク領域として第１のマーク領域と第２のマー
   ク領域とを設定し、エッチング処理する層が変わる毎に
   前記第１、第２のマーク領域を交互に利用して位置合わ
   せマークを形成することを特徴とする電子ビーム露光用
   位置合わせマーク形成法。