JPH04113637A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH04113637A JPH04113637A JP2232774A JP23277490A JPH04113637A JP H04113637 A JPH04113637 A JP H04113637A JP 2232774 A JP2232774 A JP 2232774A JP 23277490 A JP23277490 A JP 23277490A JP H04113637 A JPH04113637 A JP H04113637A
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- semiconductor package
- chip
- semiconductor
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/12—Resilient or clamping means for holding component to structure
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体パッケージに関する。より詳細には、L
SIチップ等の半導体チップを搭載したチップキャリア
が内部に固定された半導体パッケージに関する。
SIチップ等の半導体チップを搭載したチップキャリア
が内部に固定された半導体パッケージに関する。
従来の技術
電子機器の多様化に伴い、各種の半導体パッケージが使
用されている。複数の半導体チップを1個の半導体パッ
ケージに組み込む場合、半導体チップを予めチップキャ
リアと称する基板上に搭載し、このチップキャリアを半
導体パッケージに固定する。
用されている。複数の半導体チップを1個の半導体パッ
ケージに組み込む場合、半導体チップを予めチップキャ
リアと称する基板上に搭載し、このチップキャリアを半
導体パッケージに固定する。
第3図に、従来の半導体パッケージの概略図を示す。第
3図において、半導体パッケージは、半導体チップ5を
搭載したチップキャリア2と、内部にチップキャリア2
が固定される筐体部1と、筐体部1の体を側壁を貫通し
ている複数のリード電極3とを具備する。チップキャリ
ア2は、筐体部1の底部の予め定められた位置にハンダ
等で固定される。その後、チップキャリア2に搭載され
た半導体チップ5の各電極とリード電極3はボンディン
グワイヤ(不図示)で接続される。
3図において、半導体パッケージは、半導体チップ5を
搭載したチップキャリア2と、内部にチップキャリア2
が固定される筐体部1と、筐体部1の体を側壁を貫通し
ている複数のリード電極3とを具備する。チップキャリ
ア2は、筐体部1の底部の予め定められた位置にハンダ
等で固定される。その後、チップキャリア2に搭載され
た半導体チップ5の各電極とリード電極3はボンディン
グワイヤ(不図示)で接続される。
発明が解決しようとする課題
半導体チップを搭載したチップキャリアを具備する従来
の半導体パッケージの筐体部は、単なる中空の箱型の形
状であり、チップキャリアは筐体部の底部に単に置かれ
て接着されていた。チップキャリアの搭載位置は、正確
に決定されなければならない。チップキャリアの位置が
正確でないと、半導体チップの電極と対応するリード電
極の間の距離が一定にならず、配線がうま(いかなかっ
たり、配線工程に時間がかかってしまう。また、光素子
を搭載したチップキャリアの場合、半導体パッケージに
搭載する際の位置決めを正確に行わないと、光素子と外
部の光学機器との光学的結合効率が低下する。
の半導体パッケージの筐体部は、単なる中空の箱型の形
状であり、チップキャリアは筐体部の底部に単に置かれ
て接着されていた。チップキャリアの搭載位置は、正確
に決定されなければならない。チップキャリアの位置が
正確でないと、半導体チップの電極と対応するリード電
極の間の距離が一定にならず、配線がうま(いかなかっ
たり、配線工程に時間がかかってしまう。また、光素子
を搭載したチップキャリアの場合、半導体パッケージに
搭載する際の位置決めを正確に行わないと、光素子と外
部の光学機器との光学的結合効率が低下する。
そのため従来は、チップキャリアと半導体パッケージの
相対位置を正確に測定してチップキャリアを固定してい
たが、この方法は非常に手間がかかり、効率が悪かった
。
相対位置を正確に測定してチップキャリアを固定してい
たが、この方法は非常に手間がかかり、効率が悪かった
。
そこで本発明の目的は、上記従来技術の問題点を解決し
たチップキャリアが、簡単に且つ正確に組み込み可能な
半導体パッケージを提供することにある。
たチップキャリアが、簡単に且つ正確に組み込み可能な
半導体パッケージを提供することにある。
課題を解決するたtの手段
本発明に従うと、半導体チップを搭載したチップキャリ
アと、該チップキャリアが内部に固定される中空の筐体
部と、外部の機器と前記チップキャリアに搭載された半
導体チップとを電気的に接続する電極とを具備する半導
体パンケージにおいて、前言己チップキャリアが、契止
手段により前記筐体内での位置を決定され、該契止手段
が、前記チップキャリアおよび前記筐体に互いに相補的
に具備される契止部材および該契止部材に対応する形状
の契止部で構成されていることを特徴とする半導体パッ
ケージが提供される。
アと、該チップキャリアが内部に固定される中空の筐体
部と、外部の機器と前記チップキャリアに搭載された半
導体チップとを電気的に接続する電極とを具備する半導
体パンケージにおいて、前言己チップキャリアが、契止
手段により前記筐体内での位置を決定され、該契止手段
が、前記チップキャリアおよび前記筐体に互いに相補的
に具備される契止部材および該契止部材に対応する形状
の契止部で構成されていることを特徴とする半導体パッ
ケージが提供される。
作用
本発明の半導体パッケージは、チップキャリアが、例え
ばピンとピン穴で構成される契止手段で筐体内での位置
を決められている。
ばピンとピン穴で構成される契止手段で筐体内での位置
を決められている。
従って、本発明の半導体パッケージには、チップキャリ
アの組み込みを正確且つ容易に行うことが可能である。
アの組み込みを正確且つ容易に行うことが可能である。
本発明の半導体パッケージでは、上記の契止手段が、チ
ップキャリアの方向を一定の方向に決定するよう構成さ
れていることが好ましい。このような契止手段の例とし
ては、太さの異なる複数のピンとピン穴とで構成される
もの、平面形が台形の突起とそれに対応する凹部とて構
成されるもの等がある。また、複数の同径のピンとピン
穴とで構成されるものであっても、チップキャリアおよ
び筐体のいずれもが少なくとも1本のピンを具備するよ
うに構成すれば、チップキャリアの方向を一意に決定で
きる。
ップキャリアの方向を一定の方向に決定するよう構成さ
れていることが好ましい。このような契止手段の例とし
ては、太さの異なる複数のピンとピン穴とで構成される
もの、平面形が台形の突起とそれに対応する凹部とて構
成されるもの等がある。また、複数の同径のピンとピン
穴とで構成されるものであっても、チップキャリアおよ
び筐体のいずれもが少なくとも1本のピンを具備するよ
うに構成すれば、チップキャリアの方向を一意に決定で
きる。
以下、本発明を実施例により、さらに詳しく説明するが
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲をなんら制限するものではない。
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲をなんら制限するものではない。
実施例
第1図に、本発明の半導体パッケージの概略図を示す。
第1図の半導体パッケージは、第3図に示した従来の半
導体パッケージ同様に、半導体チ、プ5を搭載したチッ
プキャリア2と、内部にチップキャリア2が固定される
筐体部1と、筐体部1の側壁を貫通している複数のリー
ド電極3とを具備する。チップキャリア2の下面には位
置決約ピン11および12が設けられ、筐体1のチップ
キャリア2を取り付ける部分には、位置決めピン11お
よび12にそれぞれ対応するピン穴13および14が形
成されている。
導体パッケージ同様に、半導体チ、プ5を搭載したチッ
プキャリア2と、内部にチップキャリア2が固定される
筐体部1と、筐体部1の側壁を貫通している複数のリー
ド電極3とを具備する。チップキャリア2の下面には位
置決約ピン11および12が設けられ、筐体1のチップ
キャリア2を取り付ける部分には、位置決めピン11お
よび12にそれぞれ対応するピン穴13および14が形
成されている。
上記本発明の半導体パッケージにおいては、組立の際、
チップキャリア2の位置決めピン11および12をピン
穴13および14に挿入するだけで、チップキャリア2
の位置は正確に決定される。
チップキャリア2の位置決めピン11および12をピン
穴13および14に挿入するだけで、チップキャリア2
の位置は正確に決定される。
第2図(a)〜(C)に本発明の半導体パッケージの契
止手段を例示する。第2図(a)の契止手段は、第1図
の場合とは逆に筺体1に設けられた位置決めピン11′
J6よび12と、チップキャリア2に形成された、位置
決めピン11および12にそれぞれ対応するビン穴13
および14とて構成されている。
止手段を例示する。第2図(a)の契止手段は、第1図
の場合とは逆に筺体1に設けられた位置決めピン11′
J6よび12と、チップキャリア2に形成された、位置
決めピン11および12にそれぞれ対応するビン穴13
および14とて構成されている。
第2図ら)の契止手段は、チップキャリア2に設けられ
た位置決めピン11およびピン穴14と、筐体に設けら
れた位置決めピン12およびピン穴13とで構成されて
いる。この構成によれば、チップキャリア2の向きは一
定となる。
た位置決めピン11およびピン穴14と、筐体に設けら
れた位置決めピン12およびピン穴13とで構成されて
いる。この構成によれば、チップキャリア2の向きは一
定となる。
第2図(C)の契止手段は、チップキャリア2の底部に
設けられた平面形が台形の突起15と、筐体1に形成さ
れた突起15に対応する凹部16とで構成されている。
設けられた平面形が台形の突起15と、筐体1に形成さ
れた突起15に対応する凹部16とで構成されている。
この構成でもチップキャリア2の向きは一定となる。
発明の詳細
な説明したように、本発明に従えば、半導体パッケージ
にチップキャリアを組み込む際に、位置決めを行わなく
てもチップキャリアの位置を正確に決定できる。従って
、組み込み工程が簡略化でき、生産効率が上がる。
にチップキャリアを組み込む際に、位置決めを行わなく
てもチップキャリアの位置を正確に決定できる。従って
、組み込み工程が簡略化でき、生産効率が上がる。
第1図は、本発明の半導体パッケージの概略図であり、
第2図(a)〜(C)は、それぞれ本発明の半導体パン
ケージの契止手段を例示した概略図であり、第3図は、
従来の半導体パッケージの概略図である。 〔主な参照番号〕 1・・・半導体パッケージ、 2・・・チップキャリア、 3・ ・ ・リード電極、 11.12・・・位置決めピン、 13.14・・・ピン穴
ケージの契止手段を例示した概略図であり、第3図は、
従来の半導体パッケージの概略図である。 〔主な参照番号〕 1・・・半導体パッケージ、 2・・・チップキャリア、 3・ ・ ・リード電極、 11.12・・・位置決めピン、 13.14・・・ピン穴
Claims (1)
- 半導体チップを搭載したチップキャリアと、該チップ
キャリアが内部に固定される中空の筐体部と、外部の機
器と前記チップキャリアに搭載された半導体チップとを
電気的に接続する電極とを具備する半導体パッケージに
おいて、前記チップキャリアが、契止手段により前記筐
体内での位置を決定され、該契止手段が、前記チップキ
ャリアおよび前記筐体に互いに相補的に具備される契止
部材および該契止部材に対応する形状の契止部で構成さ
れていることを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2232774A JPH04113637A (ja) | 1990-09-03 | 1990-09-03 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2232774A JPH04113637A (ja) | 1990-09-03 | 1990-09-03 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04113637A true JPH04113637A (ja) | 1992-04-15 |
Family
ID=16944530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2232774A Pending JPH04113637A (ja) | 1990-09-03 | 1990-09-03 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04113637A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104795364A (zh) * | 2015-04-17 | 2015-07-22 | 苏州晶方半导体科技股份有限公司 | 封装件组装结构及其形成方法、以及封装件组装方法 |
| CN106876283A (zh) * | 2015-12-11 | 2017-06-20 | 南茂科技股份有限公司 | 圆饼状的半导体封装结构、其制作方法及其与载盘的组合 |
| CN113488438A (zh) * | 2021-05-13 | 2021-10-08 | 日月光半导体制造股份有限公司 | 半导体结构及其形成方法 |
-
1990
- 1990-09-03 JP JP2232774A patent/JPH04113637A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104795364A (zh) * | 2015-04-17 | 2015-07-22 | 苏州晶方半导体科技股份有限公司 | 封装件组装结构及其形成方法、以及封装件组装方法 |
| CN104795364B (zh) * | 2015-04-17 | 2018-05-18 | 苏州晶方半导体科技股份有限公司 | 封装件组装结构及其形成方法、以及封装件组装方法 |
| CN106876283A (zh) * | 2015-12-11 | 2017-06-20 | 南茂科技股份有限公司 | 圆饼状的半导体封装结构、其制作方法及其与载盘的组合 |
| CN113488438A (zh) * | 2021-05-13 | 2021-10-08 | 日月光半导体制造股份有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5260601A (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
| US4951124A (en) | Semiconductor device | |
| US5433110A (en) | Detector having selectable multiple axes of sensitivity | |
| US6177727B1 (en) | Saddle bracket for solid state pressure gauge | |
| JPS6283196A (ja) | Icカ−ド | |
| JPH04100263A (ja) | 半導体パッケージ | |
| JPS6065983U (ja) | 端子板 | |
| JPS6059561U (ja) | 半導体装置 | |
| JPS593989A (ja) | 配線装置 | |
| JPS58101474A (ja) | 光結合装置 | |
| JPS6052634U (ja) | 半導体装置 | |
| JPS63152162A (ja) | 半導体装置 | |
| JPS58147089A (ja) | Dip型icのセラミツク厚膜印刷回路基板への実装方法 | |
| JPH03192756A (ja) | 混成集積回路 | |
| JPS5942982U (ja) | 半導体パツケ−ジ試験用基板 | |
| JPH01319953A (ja) | 半導体装置の製造方法 | |
| JPS5895878A (ja) | 光結合型半導体スイツチの製造方法 | |
| JPS5878678U (ja) | プリント基板装置 | |
| JPH02150053A (ja) | 半導体装置 | |
| JPS5920641U (ja) | 半導体装置 | |
| JPS58155745A (ja) | 半導体装置 | |
| JPS5973875A (ja) | 超伝導素子実装用マイクロコネクタ | |
| JPH0218923A (ja) | テストボード | |
| JPH04147699A (ja) | ワイヤガイド | |
| JPS5830080A (ja) | 超伝導素子実装用マイクロコネクタ |