JPH0410054A

JPH0410054A - ディジタル信号プロセッサ

Info

Publication number: JPH0410054A
Application number: JP11274590A
Authority: JP
Inventors: Makio Yamaki; 真木夫山来
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1990-04-27
Filing date: 1990-04-27
Publication date: 1992-01-14
Anticipated expiration: 2009-10-19
Also published as: JPH0682372B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】背景技術本発明はディジタル信号プロセッサ（以下、Ｄｓｐと称
する）に関する。

背景技術家庭や車内においてコンサートホールや劇場における音
響空間、例えば、残響音や臨場感を作り出すために音場
制御をなすことができるオーディオ信号処理装置が公知
であり、例えば特開昭６４−７２６１５号公報に示され
ている。このようなオーディオ信号処理装置は、チュー
ナ等のオーディオ信号源から出力されたオーディオ信号
をディジタル演算処理することにより音場制御を施すＤ
ＳＰが設けられている。ＤＳＰは四則演算等の演算処理
を行なう演算部、該演算部に供給されるべきディジタル
オーディオ信号データを記憶するブタＲＡＭやそのオー
ディオ信号データに乗算させるディジタル係数信号デー
タ（以下、単に係数データとする）を記憶する係数ＲＡ
Ｍ等のメモリを備えている。ＤＳＰ内では予め定められ
たプログラムに従って各メモリ間及びメモリから演算部
へ信号データを転送して信号データの演算処理を高速で
繰り返し行なうことができるように構成されている。ま
たプログラムはＤＳＰ内のＲＡＭ等の書き換え可能なプ
ログラムメモリに書き込まれており、操作により音場モ
ードが切り換えられる毎にＤＳＰ外のマイクロコンピュ
ータによりプログラムが変更される。すなわちプログラ
ムを変更することによりあらゆる音響空間を作り出せる
のである。

従来のＤＳＰにおいては、第２図に示すように、バッフ
ァメモリ１及び２、乗算器３、ＡＬＵ４及びアキューム
レータ５が備えられている。また、入力されたディジタ
ル信号データを記憶する信号データＲＡＭ６及び複数の
係数データを記憶する係数データＲＡＭ７が備えられて
いる。演算時には信号データＲＡＭ６からは信号データ
が読み出されてバッファメモリ１にバス８を介して供給
されて保持され、係数データＲＡＭ７からは係数°デー
タが所定のタイミングで順次読み出されてバッファメモ
リ２に供給されて保持される。バッファメモリ１．２に
保持されたデータが示す値は乗算器３によって乗算され
る。乗算器３による乗算結果はＡＬＵ４によりアキュー
ムレータ５に保持された値と加算されてアキュームレー
タ５に保持される。このＡＬＵ４及びアキュームレータ
５が累算手段を形成している。また、アキュームレータ
５の保持出力はバス８を介してバッファメモリ１及び信
号データＲＡＭ６に接続され、保持データが転送される
ようになっている。

このような従来のＤＳＰにおいて、非線形関数計算を行
ないたい場合がある。このｃ４１は係数データ、Ｘは信
号データである。しかしながら、第３図に示したＤＳＰ
の如くバッファメモリ２には係数データしか供給されな
い構成では乗算器３により信号データ値Ｘのべき乗を算
出することは不できない。

また、バッファメモリ２をバス８に接続して信号データ
ＲＡＭ６からの信号データがバッファメモリ１．２に供
給され、乗算器３により信号データ値Ｘのべき乗を算出
し得るようにすれば、近似値計算をすることはできる。

しかしながら、乗算器３による算出結果をアキュームレ
ータに保持すると共にバス８を介してバッファメモリ１
又は２に転送する必要がある。例えば、ｃ２　ｘ２を算
出するためにはｘ２を乗算器３にて乗算した後、その乗
算結果の値をＡＬＵ４を介してアキュームレータ５に供
給して保持し、バス８を介してバッファメモリ１に転送
した後、ｃ２とｘ２とを乗算することになる。よって、
このデータが転送されて来るまで新たな乗算や累算がで
きず、プログラムのステップ数が多くなり、処理時間が
掛かるという問題点があった。

発明の概要［発明の目的］本発明の目的は、近似値計算の場合には処理時間の短縮
化を図ることができるＤＳＰを提供することである。

［発明の構成］本発明のＤＳＰは、２つのディジタル信号データの値を
乗算するディジタル乗算手段及び該乗算手段の出力値を
累算するディジタル累算手段から各々なる第１及び′Ｗ
＆２演算部を備えたディジタル信号プロセッサであり、
第２演算部の乗算手段の出力が第１及び第２演算部の双
方の乗算手段の一方の入力に各々接続されていることを
特徴としている。

実施例以下、本発明の実施例を図面を参照しつつ詳細に説明す
る。

第１図に示した本発明の一実施例たるＤＳＰにおいて、
２つの演算部が備えられている。第１演算部はバッファ
メモリ１１．１２、乗算器１３、ＡＬＵ１４及びアキュ
ームレータ１５からなる。

バッファメモリ１１．１２の出力は乗算器１３に各々接
続されている。乗算器１３の出力はＡＬＵ１４の一方の
入力に接続され、ＡＬＵ１４の出力はアキュームレータ
１５に接続されている。アキュームレータ１５は２つの
出力を有し、一方の出力はＡＬＵ１４の一方の入力に接
続され、他方の出力はバス１０に接続されている。なお
、バッフ７メモリ１１は２つの入力を有し、一方の入力
は係数データＲＡＭ２１に接続され、他方の入力はバス
１０に接続されている。バッファメモリ１２は３つの入
力を有し、そのうちの第１の入力は信号データＲＡＭ２
２に接続され、第２の入力はバス１０に接続されている
。

また、第２演算部はバッファメモリ１６．１７、乗算器
１８、ＡＬＵ１９及びアキュームレータ２０からなり、
第１演算部と同様に構成されている。

また、バッファメモリ１６の一方の入力は係数データＲ
ＡＭ２３に接続され、他方の入力はバス１０に接続され
ている。バッファメモリ１７の第１の入力は信号データ
ＲＡＭ２４に接続され、第２の入力はバス１０に接続さ
れている。しかしながら、第２演算部の乗算器１８は３
つの出力を有し、第１の出力はＡＬＵ１９の一方の入力
に接続され、第２の出力はバッファメモリ１２の残り第
３の入力に接続され、第３の出力はバッファメモリ１７
の第３の入力に接続されている。

なお、係数データＲＡＭ２１．２４はバス１０にも接続
されている。また、ＡＬＵ１４の他方の入力は２つの入
力を有し、第１の入力が乗算器１３の出力に接続され、
第２の入力はバス１０に接続されている。

また、バッファメモリ１２の３つの入力、それ以外のバ
ッファメモリの２つの入力、乗算器１８の３つの出力、
アキュームレータ１５及び２０の２つの出力、信号デー
タＲＡＭ２２．２４の２つの出力、ＡＬＵ１４の他方の
２つの入力は選択的に１だけ又は２以上有効となるもの
である。これらは例えば、複数の３ステートバツフア等
からなる切替回路により構成される。

ＲＡＭ２１及び２３からの係数データの読み出し動作、
ＲＡＭ２２及び２４からの信号データの読み出し動作、
ＡＬＵ１４．１９の演算動作、アキュームレータ１５．
２０の保持データの出力選択動作、乗算器１８の出力選
択動作等の動作はＤＳＰ内のシーケンスコントローラ（
図示せず）によって制御される。シーケンスコントロー
ラはＤＳＰ内のプログラムメモリ（図示せず）に書き込
まれたプログラムに従って動作する。

ｘｎの近似値計算を行なう場合には演算動作の開始前に
係数データ値ＣＯ＋　　Ｃ１、Ｃ２・・・・・・Ｃｎが
係数データＲＡＭ２１に書き込まれる。また、外部から
供給されたオーディオ信号データＸは信号データＲＡＭ
２２に書き込まれる。

演算動作が開始されると、先ず、第１ステツプにおいて
は、信号データＲＡＭ２４から信号データＸが読み出さ
れてバッファメモリ１２．１６及び１７に供給される。

一方、バッファメモリ１１には係数データＲＡＭ２１か
ら係数データＣ１が読み出されて供給される。よって、
乗算器１３は信号データＸと係数データａ１との値を乗
算する。

乗算器１３による乗算結果の値ＣＩＸは第１ステツプよ
り１ステツプ後の第２ステツプにおいてＡＬＵ１４を介
してアキュームレータ１５に供給されて保持される。ま
た、−乗算器１８は信号データＸを掛は合って二乗計算
を行なう。乗算器１８による乗算結果の値Ｘ２は第２ス
テツプにおいてバッファメモリ１２及び１７に供給され
る。

この第２ステツプにおいてバッファメモリ１１には係数
データＲＡＭ２１から係数データｃ２が読み出されて供
給される。よって、乗算器１３はｘ２と係数データ値ｃ
２とを乗算する。乗算器１３による乗算結果の値ｃ２　
ｘ２はＡＬＵ１４の他方の第１の入力に供給される。こ
の供給に同期してアキュームレータ１５に保持されてい
るデータ値ＣＩＸがＡＬＵ１４の一方の入力に供給され
る。

よって、第３ステツプにおいてＡＬＵ１４はｃ１ｘ＋ｃ
２　ｘ２の累算を行ない、この累算結果の値はアキュー
ムレータ１５に保持される。また、乗算器１８はバッフ
ァメモリ１６に保持された信号データＸとバッファメモ
リ１７に保持された信号データｘ２とを掛は合う。乗算
器１８による乗算結果の値Ｘ３は第３ステツプにおいて
バッファメモリ１２及び１７に供給される。

第３ステツプにおいてバッファメモリ１１には係数デー
タＲＡＭ２１から係数データｃ３が読み出されて供給さ
れる。よって、乗算器１３はＸ３と係数データ値ｃ３と
を乗算する。乗算器１３による乗算結果の値Ｃ３Ｘ’は
ＡＬＵ１４の他方の第１の入力に供給される。この供給
に同期してアキュームレータ１５に保持されている累算
データ値Ｃ１ｘ＋ｃ２　ｘ２がＡＬＵ１４の一方の入力
に供給される。よって、第４ステツプにおいてＡＬＵ１
４はｃ１ｘ十ｃ２　ｘ２＋ｃ３　ｘ’の累算を行ない、
この累算結果の値はアキュームレータ１５に保持される
。また、乗算器１８はバッファメモリ１６に保持された
信号データＸとバッファメモリ１７に保持された信号デ
ータｘ１とを掛は合う。

乗算器１８による乗算結果の値Ｘ　は第４ステツプにお
いてバッファメモリ１２及び１７に供給される。

に供給される。この供給に同期してアキュームレータ１
５に保持されている累算データ値ΣＣｎｘｎがＡＬＵ１
４の一方の入力に供給される。よって、ＡＬＵ１４はｃ
ｏ＋Σｃｎｘｎの累算を行ない、この累算結果の値ΣＣ
ｆｉ　ｘｎはアキュームレータ１５に保持される。例え
ば、ｎ−４の場合には第２図に示すように第６ステツプ
でその累算結果の値Σｃｎｘｎはアキュームレータ１５
に保持されて得られる。なお、係数データＲＡＭ２１か
らは係数データがＣ１，Ｃ２，・・・・・・Ｃｎ＋　　
Ｃ０の順にステップ毎に読み出される。

なお、上記した実施例においては、近似値計算このよう
な動作を繰り返すことによりΣＣｎｘｎが算出されるの
である。ΣＣｎｘｎがアキュームレータ１５に保持され
た後のステップにおいて係数データＲＡＭ２１から係数
データｃｍが読み出されてアキュームレータの他方の第
２の入力されるものではなく、他の近似値計算の場合に
も本発明を適用することができる。

発明の効果以上の如く、本発明によるＤＳＰにおいては、２つのデ
ィジタル信号データの値を乗算するディジタル乗算手段
及び該乗算手段の出力値を累算するディジタル累算手段
から各々なる第１及び第２演算部が備えられ、第２演算
部の乗算手段の出力が第１及び第２演算部の双方の乗算
手段の一方の入力に各々接続されている。よって、ＤＳ
Ｐによ第１図算途中で累算手段の出力からバスを介して途中結果デー
タを乗算手段に転送する必要がない故、信号データや係
数データをメモリから毎ステップ読み出して効率良いデ
ータ処理が可能となるので、プログラムのステップ数を
従来より少なくさせることができ、これにより処理時間
の短縮化を図ることができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は近
似値計算の進行状況を示す図、第３図は従来のＤＳＰの
構成を示す図である。主要部分の符号の説明３．１３．−１８・・・乗算器４．１４．１９・・・ＡＬＵ５．１５．２０・・・アキュームレータ第２図第３図

Claims

【特許請求の範囲】

（１）２つのディジタル信号データの値を乗算するディ
ジタル乗算手段及び前記乗算手段の出力値を累算するデ
ィジタル累算手段から各々なる第１及び第２演算部を備
えたディジタル信号プロセッサであって、前記第２演算
部の乗算手段の出力が前記第１及び第２演算部の双方の
乗算手段の一方の入力に各々接続されていることを特徴
とするディジタル信号プロセッサ。
（２）前記第２演算部の乗算手段は乗算結果を示すデー
タを前記第２演算部の累算手段の入力並びに前記第１及
び第２演算部の双方の乗算手段の一方の入力に供給する
ことを特徴とする請求項１記載のディジタル信号プロセ
ッサ。