JPH04102265A - ビデオエンファシス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばＶＴＲにおいて映像信号の記録再生系
に用いられるビデオエンファシス回路に関する。

〔発明の概要〕

本発明はビデオエンファシス回路に関し、エンファシス
回路の前段で位相等化を行い、その後にエンファシスを
行うようにしたことにより、簡単な構成で残留エツジノ
イズを減少させ、反転余裕を保ちなからＳ／Ｎを改善し
て、画質劣化の少ない良好な映像信号の伝送を行えるよ
うにしたものである。

〔従来の技術〕

例えばＶＴＲにおいて映像信号の記録再生（伝送）を行
う場合に、映像信号中の耀度信号成分は通常ＦＭ信号に
て伝送されるようになっている。

その場合にＦＭ伝送では伝送中の波形歪等の影響でいわ
ゆる三角ノイズが発生する。そこでこの三角ノイズを低
減させる目的でエンファシスが行われる。すなわちＶＴ
Ｒの記録系にビデオエンファシス回路、また再生系には
対応するディエンファシス回路が設けられるようになっ
ている。

そして第３図は記録系に用いられるエンファシス回路の
一例を示しており、信号入力端子（５１）がトランジス
タ（５２）のベースに接続され、このトランジスタ（５
２）のコレクタが負荷抵抗器（５３）を通して電源端子
（５４）に接続されると共に、トランジスタ（５２）の
エミッタが抵抗値ＲＡの抵抗器（５５）と、並列接続さ
れた容量値Ｃのコンデンサ（５６）及び抵抗値Ｒ６の抵
抗器（５７）との直列回路を介して接地され、このトラ
ンジスタ（５２）のコレクタからＦＭ変調器（図示せず
）に接続される出力端子（５８）が導出される。

従ってこの回路において、入出力端子（５１）　（５８
）間の伝達関数は、 １　　＋ＳＴ となって、エンファシスが行われる。

ところがこのようなエンファシスを行った場合には、例
えば第４図Ａに示すような信号のエツジ部分において、
同図Ｂに示すようにオーバーシュートが発生し、このオ
ーバーシュート部分では信号をＦＭ伝送する際の記録波
長が短くなって、いわゆる反転現象が生じ易くなる。

そこで第５図に示すようなノンリニア型のエンファシス
回路が捉案されていた。すなわち図において、入力端子
（６１）からの信号がハイパスフィルタ（６２）を通じ
てリミッタ回路（６３）に供給され、このリミッタ回路
（６３）からの信号がアッテネータ回路（６４）に供給
される。そしてこのアッテネータ回路（６４）からの信
号と入力端子（６１）からの信号が加算器（６５）で加
算されて出力端子（６６）に取出される。

この回路においても、上述と同様のビデオエンファシス
回路の特性関数を得ることができる。

すなわち例えば第６図Ａに示すような信号が入力端子（
６１）に供給された場合に、ハイパスフィルタ（６２）
からは同図Ｂに示すような信号が取出され、この信号が
リミッタ回路（６３）にて例えば同図Ｃに示すようにリ
ミットされる。このリミットされた信号と入力端子（６
Ｉ）からの信号が加算器（６５）で加算されて同図りに
示すような信号が出力端子（６６）に取出される。

これによれば、大振幅の入力信号の場合に、エンファシ
ス量を減少させ、ピーク部分の記録波長が短（ならない
ようにすることができる。

ところがこの回路において、大振幅のエンファシス量を
減少させる為に、リミッタ回路（６３）のリミットレベ
ルを下げると、再生時のディエンファシスによりエツジ
のノイズ残留量が大きくなってしまう。

さらに以上の２つの回路をＮ続に接続して使用すること
もできるが、その場合も上述のエツジノイズ残留等の問
題は生じてしまうものである。

〔発明が解決しようとする課題］ これに対して、第７図に示すように、上述のエンファシ
ス回路（５０）の後段に位相等化回路（７ｏ）を設けて
、主に低域信号の群遅延を遅らせることによって全体の
群遅延を平坦にすることが行われている。これによれば
、例えば第８図Ａに示すような入力信号に対して、エン
ファシス回路（５０）で同図Ｂに示すようにオーバーシ
ュートが発生した場合に、位相等化回路（７０）からは
同図Ｃに示すようにオーバーシュートが上下対称にされ
た信号が形成され、ＦＭ伝送する際の記録波長が短くな
るのを防止して反転現象を防止することができる。

また上述のノンリニアエンファシス回路のハイパスフィ
ルタ（６２）として、例えば第９図に示すような位相リ
ニア型の回路を用いることが従案されている。これによ
れば、 ａ　ｏ＋２ａ　、ＣＯ５にＬ）　ｔ　＋２ａ　２ｃｏｓ
２ωｔの伝達関数となり、ａＯ＋ａｌ＋ａＺの値によっ
てハイパスフィルタを構成することができる。従ってこ
のハイパスフィルタ（６２）からの信号が第１０図に示
すように上下対称になり、リミッタ回路（６３）のリミ
ットレベルを上述と同様にして最短記録波長を等しくし
ても、リミッタ回路（６３）を通過するエツジノイズの
量が多くなり、再生時のディエンファシスによりエツジ
のノイズ残留量を低減することができる。

さらにこれらの回路を縦続に接続することにより、上述
の特徴を兼ね備えた回路を形成することができる。

しかしながらこの回路において、上述の縦続接続した回
路では反転現象が生じに＜＜、残留エツジノイズも減少
し、Ｓ／Ｎを大幅に改善できるものの、特に位相リニア
型のハイパスフィルタ等ヲ用いるために回路構成が複雑
になり、製造コストが上昇してしまう問題があった。

この出願はこのような点に鑑みてなされたもので、簡単
な構成で上述と同様の効果の得られるようにしたビデオ
エンファシス回路を提供するものである。

〔課題を解決するための手段〕

本発明による第１の手段は、ノンリニアエンファシス（
ハイパスフィルタ（７）〜加算器（１０）　）　ヲ含む
エンファシス回路（＋（１１）　）を有するビデオエン
ファシス回路において、上記エンファシス回路の前段で
位相等化（回路（６））を行い、その後にエンファシス
を行うようにしたビデオエンファシス回路である。

第２の手段は、上記位相等化の量が上記エンファシス回
路の群遅延をほぼ平坦にする値とされた上記第１の手段
記載のビデオエンファシス回路である。

第３の手段は、上記位相等化の量が上記ノンリニアエン
ファシスを構成するハイハスフィルタノ群遅延をほぼ平
坦にする値とされた上記第１の手段記載のビデオエンフ
ァシス回路である。

第４の手段は、Ｄ／Ａ、Ａ／Ｄ変換の処理を伴う場合に
、上記エンファシス回路の位相等化が上記Ｄ／Ａ変換後
の補間フィルタ（５）に、ディエンファシス回路の位相
等化が上記Ａ／Ｄ変換前の前置フィルタ（２５）にそれ
ぞれ含まれるようにした上記第１の手段記載のビデオエ
ンファシス回路である。

〔作用〕

これによれば、エンファシス回路の前段で位相等化を行
い、その後にエンファシスを行うようにしたことにより
、簡単な構成で残留エツジノイズを減少させ、反転余裕
を保ちなからＳ／Ｎを改善して、画質劣化の少ない良好
な映像信号の伝送が行われるようにすることができる。

〔実施例〕

第１図において、（１）は例えば記録する輝度信号の入
力端子であって、この入力端子（１）からの信号がＤ／
Ａ変換回路（２）を通じてディジタル信号処理回路（３
）に供給され、この処理回路（３）からの信号がＡ／Ｄ
変換回路（４）を通して補間フィルタ（５）に供給され
る。

この補間フィルタ（５）からの信号が位相等化回路（６
）に供給され、この等化回路（６）からの信号がハイパ
スフィルタ（７）を通じてリミッタ回路（８）に供給さ
れ、このリミッタ回路（８）からの信号がアッテネータ
回路（９）に供給される。このアッテネータ回路（９）
からの信号と等化回路（６）からの信号が加算器（１０
）で加算される。このハイパスフィルタ（７）〜加算器
（１０）にてノンリニアエンファシスが構成される。

この加算器（１０）からの信号がエンファシス回路（１
１）に供給される。

さらにこのエンファシス回路（１１）からの信号がＦＭ
変調器（１２）に供給され、このＦＭ変調器（１２）か
らの信号が記録アンプ（１３）、記録再生切換スイッチ
（１４）を通じて回転ヘッド（１５）に供給され、磁気
テープ（１６）に記録される。

またこの磁気テープ（１６）に記録された信号が回転ヘ
ッド（１５）で再生され、この再生信号が記録再生切換
スイッチ（１４）、再生アンプ（１７）を通じてＦＭ復
調器（１８）に供給される。

このＦＭ復調器（１８）からの信号がディエンファシス
回１Ｗ（１９）に供給され、このディエンファシス回路
（１９）からの信号が減算器（２０）に供給される。

この減算器（２０）からの信号がハイパスフィルタ（２
１）を通じてリミッタ回路（２２）に供給され、このリ
ミッタ回路（２２）からの信号がアッテネータ回路（２
３）に供給される。このアッテネータ回路（２３）から
の信号が減算器（２０）に供給され、ディエンファシス
回路（１９）の信号から減算される。減算器（２０）〜
アッテネータ回路（２３）にてノンリニア型のディエン
ファシスが構成される。この減算器（２０）からの信号
が位相等化回路（２４）に供給される。

この位相等化回路（２４）からの信号が前置フィルタ（
２５）に供給され、この前置フィルタ（２５）からの信
号がＤ／Ａ変換回路（２６）を通じてディジタル信号処
理回路（２７）に供給され、この処理回路（２７）から
の信号がＡ／Ｄ変換回路（２８）を通じて再生された輝
度信号の出力端子（２９）に取り出される。

ここでエンファシス回路（１１）の特性関数は例えば １　＋ＳＴ ｘ＋ＳＴ／ｍ とされる。

また位相等化回路（６）は、上述のハイパスフィルタ（
７）〜加算器（１０）のノンリニアエンファシス及びエ
ンファシス回路（１１）の群遅延をほぼ平坦にする値と
される。

さらにディエンファシス回路（１９）の特性関数はエン
ファシス回路（１１）の逆特性とされ、位相等化回路（
２４）は位相等化回路（６）の逆特性上される。

またハイパスフィルタ（７）と（２１）、リミッタ回路
（８）と（２２）は、それぞれ同一の特性とされる。

従ってこの回路において、記録時に補間フィルタ（５）
から第２図Ａに示すような信号が位相等化回路（６）に
供給された場合に、この等化回路（６）からは同図Ｂに
示すような信号が取り出される。そしてこの信号がハイ
パスフィルタ（７）に供給されると、このハイパスフィ
ルタ（７）からは同図Ｃに示すように上下がほぼ対称に
された信号が取り出される。

このため例えば図示のようにコンデンサと抵抗器による
簡単な構成のハイパスフィルタ（７）であっても、上述
の位相リニア型の回路と同等の信号を得ることができ、
上述と同様にリミッタ回路（８）の所定のリミットレベ
ルにおいてこのリミッタ回路（８）を通過するエツジノ
イズの量が多くなり、再生時のディエンファシスにより
エツジのノイズ残留量を低減することができる。

さらにこのリミッタ回路（８）からの信号がアッテネー
タ回路（９）を通じて加算器（１０）に供給されること
によって、加算器（１０）からは同図りに示すような信
号が取り出される。この信号はノンリニアエンファシス
によってエツジが若干持ち上がっているがほぼ位相等化
回路（６）の出力と同じ信号である。

そこでこの信号がエンファシス回路（１１）に供給され
ることによって、このエンファシス回路（１１）からは
同図Ｅに示すような上下がほぼ対称にされた信号が取り
出される。

これにより等化を行わない場合に比べて最短記録波長を
長くすることができ、反転現象の発生を防止できると共
に、上述のノンリニアエンファシスとの組み合わせによ
ってエンファシス量を大きくすることができ、Ｓ／Ｎを
大幅に改善できる。

こうして上述の装置によれば、エンファシス回路の前段
で位相等化を行い、その後にエンファシスを行うように
したことにより、簡単な構成で残留エツジノイズを減少
させ、反転余裕を保ちなからＳ／Ｎを改善して、画質劣
化の少ない良好な映像信号の伝送が行われるようにする
ことができるものである。

すなわちこの回路によれば、位相リニア型のハイパスフ
ィルタ等の特殊な回路を用いずとも、三角ノイズ、反転
現象、残留エツジノイズ等の改善を行うことができ、簡
単な構成で極めて良好な映像信号の伝送を行うことがで
きる。

なお上述の回路において、位相等化回路（６）（２４）
は、ハイパスフィルタ（７）（２１）のみの群遅延をほ
ぼ平坦にする値としても、相当の作用効果を得ることが
できる。

また上述の実施例のように、Ｄ／Ａ、Ａ／Ｄ変換の処理
を伴う場合には、記録時のエンファシスの位相等化回路
（６）をＤ／Ａ変換後の補間フィルタ（５）に、再生時
のディエンファシスの位相等化回路（２４）をＡ／Ｄ変
換前の前置フィルタ（２５）にそれぞれ含まれるように
することもできる。

〔発明の効果〕

この発明によれば、エンファシス回路の前段で位相等化
を行い、その後にエンファシスを行うようにしたことに
より、簡単な構成で残留エツジノイズを減少させ、反転
余裕を保ちなからＳ／Ｎを改善して、画質劣化の少ない
良好な映像信号の伝送が行われるようにすることができ
るようになった。

【図面の簡単な説明】

第１図は本発明によるビデオエンファシス回路の一例の
構成図、第２図はその動作の説明のための波形図、第３
図は従来のビデオエンファシス回路の構成図、第４図は
はその動作の説明のための波形図、第５図はノンリニア
エンファシス回路の構成図、第６図はその動作の説明の
ための波形図、第７図は従来の位相等化を用いたビデオ
エンファシス回路の構成図、第８図はその動作の説明の
ための波形図、第９図は位相リニア型のハイパスフィル
タの構成図、第１０図はその動作の説明のための波形図
である。 （１）は記録する輝度信号の入力端子、（２）（２６）
はＡ／Ｄ変換回路、（３）（２７）はディジタル信号処
理回路、（４）（２８）はＡ／Ｄ変換回路、（５）は補
間フィルタ、（６）（２４）は位相等化回路、（７）（
２１）はハイパスフィルタ、（８）（２２）はリミッタ
回路、（９）（２３）はアッテネータ回路、（１０）は
加算器、（１１）はエンファシス回路、（１２）はＦＭ
変調器、（１３）は記録アンプ、（１４）は記録再生切
換スイッチ、（１５）は回転ヘッド、（１６）は磁気テ
ープ、（１７）は再生アンプ、（１８）はＦＭ復調器、
（１９）はディエンファシス回路、（２０）は減算器、
（２５）は前置フィルタ、（２９）は再生された輝度信
号の出力端子である。

Claims (1)

1. 【特許請求の範囲】 １、ノンリニアエンファシスを含むエンファシス回路を
   有するビデオエンファシス回路において、上記エンファ
   シス回路の前段で位相等化を行い、その後にエンファシ
   スを行うようにしたビデオエンファシス回路。 ２、上記位相等化の量が上記エンファシス回路の群遅延
   をほぼ平坦にする値とされた上記特許請求の範囲第１項
   記載のビデオエンファシス回路。 ３、上記位相等化の量が上記ノンリニアエンファシスを
   構成するハイパスフィルタの群遅延をほぼ平坦にする値
   とされた上記特許請求の範囲第１項記載のビデオエンフ
   ァシス回路。 ４、Ｄ／Ａ、Ａ／Ｄ変換の処理を伴う場合に、上記エン
   ファシス回路の位相等化が上記Ｄ／Ａ変換後の補間フィ
   ルタに、 ディエンファシス回路の位相等化が上記Ａ／Ｄ変換前の
   前置フィルタにそれぞれ含まれるようにした上記特許請
   求の範囲第１項記載のビデオエンファシス回路。