JPH04102374A - 絶縁ゲート型電界効果トランジスタ - Google Patents
絶縁ゲート型電界効果トランジスタInfo
- Publication number
- JPH04102374A JPH04102374A JP22091390A JP22091390A JPH04102374A JP H04102374 A JPH04102374 A JP H04102374A JP 22091390 A JP22091390 A JP 22091390A JP 22091390 A JP22091390 A JP 22091390A JP H04102374 A JPH04102374 A JP H04102374A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- polycrystalline silicon
- effect transistor
- junction
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 230000005669 field effect Effects 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＭＯＳＦＥＴの如き絶縁ゲート型電界効果ト
ランジスタに関するものである。
ランジスタに関するものである。
［従来の技術］
第５図は、従来の多結晶シリコンゲート・ＭＯＳＦＥＴ
の断面構造を示すもので、Ｎチャネル型のノーマリオン
型ＭＯ３ＦＥＴを示す０図において、ｌはＮ型基板、２
はソース、３はドレイン、４はＮ゛多結晶シリコンゲー
ト、５はゲート酸化膜、６はチャネル、７はソース電極
、８はドレイン電極である。
の断面構造を示すもので、Ｎチャネル型のノーマリオン
型ＭＯ３ＦＥＴを示す０図において、ｌはＮ型基板、２
はソース、３はドレイン、４はＮ゛多結晶シリコンゲー
ト、５はゲート酸化膜、６はチャネル、７はソース電極
、８はドレイン電極である。
［発明が解決しようとする課題］
ところで、ＭＯＳＦＥＴのゲート電極は、多結晶シリコ
ンが用いられる以前はアルミニウムが用いられており、
多結晶ノリコンは金属（アルミニウム）の代用としての
機能のみが追求され、半導体としての特性については考
慮されていなかったのが実情である。
ンが用いられる以前はアルミニウムが用いられており、
多結晶ノリコンは金属（アルミニウム）の代用としての
機能のみが追求され、半導体としての特性については考
慮されていなかったのが実情である。
本発明は、上記事由に鑑みなされたもので、その目的と
するところは、ゲート電圧の正負により伝達コンダクタ
ンスが変化する絶縁ゲート型電界効果トランジスタを提
供することにある。
するところは、ゲート電圧の正負により伝達コンダクタ
ンスが変化する絶縁ゲート型電界効果トランジスタを提
供することにある。
［課題を解決するための手段］
本発明は上記課題を解決するために、ゲート電極を不純
物を拡散した多結晶ノリコンで構成した絶縁ゲート型電
界効果トランジスタにおいて、前記ゲート電極をＰＮ接
合が形成される多結晶シリコン層で構成したことを特徴
とする。
物を拡散した多結晶ノリコンで構成した絶縁ゲート型電
界効果トランジスタにおいて、前記ゲート電極をＰＮ接
合が形成される多結晶シリコン層で構成したことを特徴
とする。
［作 用］
本発明によれば、多結晶ノリコンゲートにＰＮ接合が形
成されるため、ゲート電圧の正負によりＰＮ接合での空
間領域幅が変化し、ＭＯ３構造での電圧配分が変化する
ため、伝達コンダクタンスがゲート電圧の正負により変
化する。
成されるため、ゲート電圧の正負によりＰＮ接合での空
間領域幅が変化し、ＭＯ３構造での電圧配分が変化する
ため、伝達コンダクタンスがゲート電圧の正負により変
化する。
［実施例］
第１図は本発明の一実施例を示す断面図で、前記従来例
と異なる点は、ゲート電極４をＰＮ接合が形成される多
結晶シリコン層で構成するため、Ｎ゛多結晶シリコン層
４ａにＰ゛多結晶シリコン層４ｂを形成したことで、他
の構成は前記従来例と同様であるので、同等構成に同一
符号を付すことにより説明を省略する。
と異なる点は、ゲート電極４をＰＮ接合が形成される多
結晶シリコン層で構成するため、Ｎ゛多結晶シリコン層
４ａにＰ゛多結晶シリコン層４ｂを形成したことで、他
の構成は前記従来例と同様であるので、同等構成に同一
符号を付すことにより説明を省略する。
第２図（ａ）、 （ｂ）は、それぞれ従来例と上記実施
例に係るＭＯ３構造のエネルギー図を仕事関数のみに着
目して模式的に表現したもので、ＰＮ接合の形成された
多結晶シリコンゲートには、第２図０））に示すように
空乏層が形成される。
例に係るＭＯ３構造のエネルギー図を仕事関数のみに着
目して模式的に表現したもので、ＰＮ接合の形成された
多結晶シリコンゲートには、第２図０））に示すように
空乏層が形成される。
多結晶シリコンゲートにＰＮ接合が形成されるため、ゲ
ート電圧の正負によりＰＮ接合の空乏層幅は変化するの
で、ＭＯ３構造でのそれぞれの電圧配分は異なる。従っ
て、第３図に示すように、従来の伝達コンダクタンスｇ
、のゲート酸化膜ｖＧに対する変化は、同図（司で与え
られるような特性を示すのに対し、上記実施例に係る構
成では、ゲート電圧ｖＧの正負により、伝達コンダクタ
ンスｇ、のゲート電圧■。に対する変化が異なっている
。この特性は同図（ｂ）のように示される。ただし、第
３図では模式的な例を示した。
ート電圧の正負によりＰＮ接合の空乏層幅は変化するの
で、ＭＯ３構造でのそれぞれの電圧配分は異なる。従っ
て、第３図に示すように、従来の伝達コンダクタンスｇ
、のゲート酸化膜ｖＧに対する変化は、同図（司で与え
られるような特性を示すのに対し、上記実施例に係る構
成では、ゲート電圧ｖＧの正負により、伝達コンダクタ
ンスｇ、のゲート電圧■。に対する変化が異なっている
。この特性は同図（ｂ）のように示される。ただし、第
３図では模式的な例を示した。
以上の特性は、第４図に示す模式的なエネルギー図によ
り説明される。すなわち、同図（ａｌはゲート電圧■６
が正のとき、同図［有］）はゲート電圧■。
り説明される。すなわち、同図（ａｌはゲート電圧■６
が正のとき、同図［有］）はゲート電圧■。
が負の場合である。ゲート電圧■、の正負により電圧配
分が異なっている。また、空乏層幅Ｗ０も異なる。
分が異なっている。また、空乏層幅Ｗ０も異なる。
［発明の効果］
本発明は上記のように、多結晶シリコンゲートにＰＮ接
合が形成されるようにしたことにより、ゲート電圧の正
負により伝達コンダクタンスが変化する絶縁ゲート型電
界効果トランジスタを提供できた。
合が形成されるようにしたことにより、ゲート電圧の正
負により伝達コンダクタンスが変化する絶縁ゲート型電
界効果トランジスタを提供できた。
第１図は本発明の一実施例を示す断面図、第２図（ａ）
、 （ｔ）ｌはそれぞれ従来例と上記実施例に係るＭＯ
５構造のエネルギー図、第３圓（ａ）、 （ｂ）はそれ
ぞれ従来例と上記実施例に係る伝達コンダクタンスとゲ
ート電圧の関係を示す図、第４図（ａ）、 （ｂｌはそ
れぞれ従来例と上記実施例に係るＭＯ３構造のエネルギ
ー図を、ゲート電圧が正の場合と負の場合について示し
た図、第５図は従来例を示す断面図である。 １・・・基板、２・・・ソース、３・・・ドレイン、４
・・・多結晶ノリコンゲート、５・・・ゲート酸化膜、
６・・・チャネル、７・・・ソース電極、８・・・ドレ
イン電極。 第３図 （ａ） （ｂ）
、 （ｔ）ｌはそれぞれ従来例と上記実施例に係るＭＯ
５構造のエネルギー図、第３圓（ａ）、 （ｂ）はそれ
ぞれ従来例と上記実施例に係る伝達コンダクタンスとゲ
ート電圧の関係を示す図、第４図（ａ）、 （ｂｌはそ
れぞれ従来例と上記実施例に係るＭＯ３構造のエネルギ
ー図を、ゲート電圧が正の場合と負の場合について示し
た図、第５図は従来例を示す断面図である。 １・・・基板、２・・・ソース、３・・・ドレイン、４
・・・多結晶ノリコンゲート、５・・・ゲート酸化膜、
６・・・チャネル、７・・・ソース電極、８・・・ドレ
イン電極。 第３図 （ａ） （ｂ）
Claims (1)
- （１）ゲート電極を不純物を拡散した多結晶シリコンで
構成した絶縁ゲート型電界効果トランジスタにおいて、
前記ゲート電極をＰＮ接合が形成される多結晶シリコン
層で構成したことを特徴とする絶縁ゲート型電界効果ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22091390A JPH04102374A (ja) | 1990-08-21 | 1990-08-21 | 絶縁ゲート型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22091390A JPH04102374A (ja) | 1990-08-21 | 1990-08-21 | 絶縁ゲート型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04102374A true JPH04102374A (ja) | 1992-04-03 |
Family
ID=16758502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22091390A Pending JPH04102374A (ja) | 1990-08-21 | 1990-08-21 | 絶縁ゲート型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04102374A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371396A (en) * | 1993-07-02 | 1994-12-06 | Thunderbird Technologies, Inc. | Field effect transistor having polycrystalline silicon gate junction |
| US5932919A (en) * | 1993-12-07 | 1999-08-03 | Siemens Aktiengesellschaft | MOSFETs with improved short channel effects |
| JP2012191089A (ja) * | 2011-03-13 | 2012-10-04 | Seiko Instruments Inc | 半導体装置および基準電圧生成回路 |
-
1990
- 1990-08-21 JP JP22091390A patent/JPH04102374A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371396A (en) * | 1993-07-02 | 1994-12-06 | Thunderbird Technologies, Inc. | Field effect transistor having polycrystalline silicon gate junction |
| US5438007A (en) * | 1993-07-02 | 1995-08-01 | Thunderbird Technologies, Inc. | Method of fabricating field effect transistor having polycrystalline silicon gate junction |
| US5932919A (en) * | 1993-12-07 | 1999-08-03 | Siemens Aktiengesellschaft | MOSFETs with improved short channel effects |
| JP2012191089A (ja) * | 2011-03-13 | 2012-10-04 | Seiko Instruments Inc | 半導体装置および基準電圧生成回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5623771A (en) | Semiconductor memory | |
| US3631312A (en) | High-voltage mos transistor method and apparatus | |
| JPS6159666B2 (ja) | ||
| JPH04102374A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS55151363A (en) | Mos semiconductor device and fabricating method of the same | |
| JPS61150280A (ja) | 縦型ｍｏｓトランジスタ | |
| US4409607A (en) | Normally-on enhancement mode MOSFET with negative threshold gating | |
| JPS56110264A (en) | High withstand voltage mos transistor | |
| JPH0740607B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS62265752A (ja) | インバ−タ | |
| JPS61105868A (ja) | 半導体装置 | |
| JPS5898970A (ja) | 薄膜ｍｉｓトランジスタ | |
| JPS6088472A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPS5913370A (ja) | 半導体装置 | |
| JPS6355976A (ja) | 電界効果半導体装置 | |
| JPH03284878A (ja) | 薄膜トランジスタ | |
| JPS55140261A (en) | Substrate potential generator | |
| JPS58139471A (ja) | Ｍｉｓ電界効果トランジスタ | |
| JPS63273361A (ja) | Ｍｏｓ電界効果トランジスタ | |
| JPH01270273A (ja) | 半導体装置 | |
| JPS61198680A (ja) | 半導体装置 | |
| JPS5814574A (ja) | Ｍｏｓ電界効果トランジスタ | |
| JPS56101758A (en) | Semiconductor device | |
| JPS6269550A (ja) | Ｍｉｓ構造半導体素子 | |
| JPS62245677A (ja) | 電界効果半導体装置 |