JPS5898970A - 薄膜ｍｉｓトランジスタ - Google Patents
薄膜ｍｉｓトランジスタInfo
- Publication number
- JPS5898970A JPS5898970A JP56197846A JP19784681A JPS5898970A JP S5898970 A JPS5898970 A JP S5898970A JP 56197846 A JP56197846 A JP 56197846A JP 19784681 A JP19784681 A JP 19784681A JP S5898970 A JPS5898970 A JP S5898970A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- transistor
- semiconductor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発８Ａは４１１１１Ｍ Ｉ ８ ）ランジスタに関す
る。
る。
従来、薄膜ＭＩＤ）ランジスタは絶縁基板上に形成され
た半導体薄膜を用いて作られるものであり、サファイア
単結ｉ基板の上にシリコン単結晶を形成したシリコン・
オン・サファイア（以下Ｓ０８と記す）を用いたものが
多く作られている。
た半導体薄膜を用いて作られるものであり、サファイア
単結ｉ基板の上にシリコン単結晶を形成したシリコン・
オン・サファイア（以下Ｓ０８と記す）を用いたものが
多く作られている。
ＳＯ８を用いた＋ｄＩ８）ランジスタはへテロエピタキ
シアル構造であるため、キャリア移動度が低下したり、
シリコンとサファイアとの界面に起因する種々の好まし
くない特性や不安定性を生ずる。しかし、バルク半導体
に形成した素子に比べ。
シアル構造であるため、キャリア移動度が低下したり、
シリコンとサファイアとの界面に起因する種々の好まし
くない特性や不安定性を生ずる。しかし、バルク半導体
に形成した素子に比べ。
配線容量を極めて小さくすることができるので、特に大
規模集積回路では個々の素子の特性が劣っても最終的に
はより高速、高性能の特性が得られると期待されている
。これらの素子はバルク牛導体上のデバイスをそのｔま
絶縁基板上に作るという考えに基づいている。つまり、
ソースドレイン拡散層を層面まで届かせて浮遊容重をな
くす以外はできるだけに面がデバイス特性に影Ｉ＃Ｉを
与えないように作られている。特に、ＳＯ８′ｌ！４造
においては、シリコン−サファイア界面に沿ってチャネ
ルが形成されＶ−り電流が流れやすいため、殊更裏面付
近の基１＃、一度を高くするという手段がとられている
。ＭＩＤ）ランジスタの基板−健は通常スレシュホール
ド電圧を所定の値にするよｌうに決められるが、このよ
うにして決められた基板讃度をもつＭＩＤ）ランジスタ
は、いわゆる基板効果のために１オン電流の低下が起る
という欠点がある。オン電流の低下量は基板濃度が高い
ほど一着であり、先に述べた表面付近の基板一度を特に
高くシたトランジスタでは同一のスレ７．ホールド亀圧
であっても極端に低いオン−流となってしまい、為連化
を阻害するという欠点があった。
規模集積回路では個々の素子の特性が劣っても最終的に
はより高速、高性能の特性が得られると期待されている
。これらの素子はバルク牛導体上のデバイスをそのｔま
絶縁基板上に作るという考えに基づいている。つまり、
ソースドレイン拡散層を層面まで届かせて浮遊容重をな
くす以外はできるだけに面がデバイス特性に影Ｉ＃Ｉを
与えないように作られている。特に、ＳＯ８′ｌ！４造
においては、シリコン−サファイア界面に沿ってチャネ
ルが形成されＶ−り電流が流れやすいため、殊更裏面付
近の基１＃、一度を高くするという手段がとられている
。ＭＩＤ）ランジスタの基板−健は通常スレシュホール
ド電圧を所定の値にするよｌうに決められるが、このよ
うにして決められた基板讃度をもつＭＩＤ）ランジスタ
は、いわゆる基板効果のために１オン電流の低下が起る
という欠点がある。オン電流の低下量は基板濃度が高い
ほど一着であり、先に述べた表面付近の基板一度を特に
高くシたトランジスタでは同一のスレ７．ホールド亀圧
であっても極端に低いオン−流となってしまい、為連化
を阻害するという欠点があった。
不発＃Ｕは上記欠点を除去し、リーク電流と基板効果に
よるオン電流の低下とを防いだ１１腺ＭＩＳトランジス
タを提供するものである。
よるオン電流の低下とを防いだ１１腺ＭＩＳトランジス
タを提供するものである。
本発明の薄膜ＭＩＤ）ランジスタは、チャネル電位がソ
ース電位と同電位の状態において表面からの空乏層が裏
面に達せず、チャネル電位がソース電位と使用１諒電圧
の中間の状態で、空乏層が半導体Ｐ＃１１に面に達する
ような厚さ及び不純物酸度分布を持つ半導体博＆鳩をゲ
ート領域として用いることにより構成される。
ース電位と同電位の状態において表面からの空乏層が裏
面に達せず、チャネル電位がソース電位と使用１諒電圧
の中間の状態で、空乏層が半導体Ｐ＃１１に面に達する
ような厚さ及び不純物酸度分布を持つ半導体博＆鳩をゲ
ート領域として用いることにより構成される。
次に、本発明についてＳＯ８上のＮチャネルエンハンス
メント型ＭＯ８トランジスタを例にとり評細に説明する
。破切に１空乏層近似、グラジ。
メント型ＭＯ８トランジスタを例にとり評細に説明する
。破切に１空乏層近似、グラジ。
アルチャネル近似を用いた理−的説明をする。
基板アクセプタ摂度をＮＡとすると、基板電位がソース
電位よシＶｓｕｂボルト低い場合のスレン。
電位よシＶｓｕｂボルト低い場合のスレン。
ホールド電圧ｖＴは次式で表わされる。：ここで、φＭ
８はゲート全島とシリコンの仕事関数差、ＦＢは基板の
７エルくボランシアルを半導体の県制帝の中心よ）側っ
た値、ＸＤは空乏層の厚さである０また、ε。ｘ ｅ
’ｓｉ ｔ−酸化層とシリコンの誘電率とすると ｖＯ” ２’ｌｌ ’ ｑ” ＮＡ ” Ｔｏｘ”
（３）で％ ｔｏｘＦｉ敵化膜厚、ｑは単位電
性である。シリコン層の厚さが薄く、空乏層がシリコン
層全域になってしまう場合には、シリコン層の卑さをｔ
ｌとすると（１）式は となる。
８はゲート全島とシリコンの仕事関数差、ＦＢは基板の
７エルくボランシアルを半導体の県制帝の中心よ）側っ
た値、ＸＤは空乏層の厚さである０また、ε。ｘ ｅ
’ｓｉ ｔ−酸化層とシリコンの誘電率とすると ｖＯ” ２’ｌｌ ’ ｑ” ＮＡ ” Ｔｏｘ”
（３）で％ ｔｏｘＦｉ敵化膜厚、ｑは単位電
性である。シリコン層の厚さが薄く、空乏層がシリコン
層全域になってしまう場合には、シリコン層の卑さをｔ
ｌとすると（１）式は となる。
ＭＩ８）ランジスタのドレイン電流ＩＤはグラジ畠アル
チャネル近似によると と表わされる。ここで、Ｗはトランジスタの幅、Ｌはト
ランジスタのチャネル長、μはキャリア移動度で、ここ
では一定とした。Ｑｍ （Ｖｏ ＊豐）はゲート電圧■
Ｇ、チャネル電圧！のときのチャネル電荷電である。Ｑ
ｍ（ｖａ ｅ ｖ ）は空乏層近似により＃Ｑ）（− Ｑｍ（ｖｃ、ｙ）＝ｑ （Ｖｏ−Ｖｒ（−ｗ）−ｗ
） （６）ｏｘ と表わせる。Ｃ１）、（４）、 （５） 、 （６）式
を用いることにより’ＯＸ＊φＭ８ ｅＮＡ ｓｖＤ
＊ＶＧ ＃ ’Ｉｊ ｅ”＊Ｌ ＊μを与えるとＩＤが
計算できる。
チャネル近似によると と表わされる。ここで、Ｗはトランジスタの幅、Ｌはト
ランジスタのチャネル長、μはキャリア移動度で、ここ
では一定とした。Ｑｍ （Ｖｏ ＊豐）はゲート電圧■
Ｇ、チャネル電圧！のときのチャネル電荷電である。Ｑ
ｍ（ｖａ ｅ ｖ ）は空乏層近似により＃Ｑ）（− Ｑｍ（ｖｃ、ｙ）＝ｑ （Ｖｏ−Ｖｒ（−ｗ）−ｗ
） （６）ｏｘ と表わせる。Ｃ１）、（４）、 （５） 、 （６）式
を用いることにより’ＯＸ＊φＭ８ ｅＮＡ ｓｖＤ
＊ＶＧ ＃ ’Ｉｊ ｅ”＊Ｌ ＊μを与えるとＩＤが
計算できる。
靭１図はスレシワホールド電圧とシリコン膜厚ｔｓｉの
関係を示す図＊ ＠ ２ 図ハＶＧ＝ ５ Ｖ 、Ｖｌ
）＝５ Ｖのときのドレイン電流とシリコン膜ｊｉＬｔ
＠ｉとの関係を示す図である。ただし、＠ｏｘ＝４０ｍ
、Ｎ＋ポリ７リコンゲー’） 、Ｗ＝＝１０μｍ、Ｌ
＝１０μｍ 、Ｊ＝２００’Ｖ−ｃｍ／ｓｅｃ” 、
Ｎム＝３．９Ｘ １０”／ＣＩＬ”を仮定している・こ
れらの値は通常に用いられるシリコンゲートプロセスに
基づいており、ＮＡはスレシワホールド電圧がα８ｖと
なるように辿んだもので次して特殊なものではない。
関係を示す図＊ ＠ ２ 図ハＶＧ＝ ５ Ｖ 、Ｖｌ
）＝５ Ｖのときのドレイン電流とシリコン膜ｊｉＬｔ
＠ｉとの関係を示す図である。ただし、＠ｏｘ＝４０ｍ
、Ｎ＋ポリ７リコンゲー’） 、Ｗ＝＝１０μｍ、Ｌ
＝１０μｍ 、Ｊ＝２００’Ｖ−ｃｍ／ｓｅｃ” 、
Ｎム＝３．９Ｘ １０”／ＣＩＬ”を仮定している・こ
れらの値は通常に用いられるシリコンゲートプロセスに
基づいており、ＮＡはスレシワホールド電圧がα８ｖと
なるように辿んだもので次して特殊なものではない。
このデバイスでは、基板シリコン層の厚さが充分厚い場
合には空乏層はチャネル電位がソース電位から測ってＯ
ｖのと龜１４４１１１１の深さまで拡がり、また、チャ
ネル電位が２．８ｖのときピンチオフが起こり、そのと
きの空乏層の深さは３３８關である。
合には空乏層はチャネル電位がソース電位から測ってＯ
ｖのと龜１４４１１１１の深さまで拡がり、また、チャ
ネル電位が２．８ｖのときピンチオフが起こり、そのと
きの空乏層の深さは３３８關である。
シリコン層の厚さが１４４襲以上の場合には空乏層は裏
面まで届かない。すなわち、スレシワホールド電圧は膜
厚によらず、また層面近傍のリーク電流は充分厚いシリ
コン層をもつものと同郷であろう。そのと亀のオン−流
はシリコン層の厚さが３３８襲以上の場合に比べ、約１
．６倍大きい。
面まで届かない。すなわち、スレシワホールド電圧は膜
厚によらず、また層面近傍のリーク電流は充分厚いシリ
コン層をもつものと同郷であろう。そのと亀のオン−流
はシリコン層の厚さが３３８襲以上の場合に比べ、約１
．６倍大きい。
このようにシリコン膜厚ｔａｉを１４４０ｆｅ４夏に選
ぶとシリコン膜厚ｔｓｉが光分に厚い場合と全く−じス
レ７．ホールド亀圧、リーク特性を持ちつつ、オン電流
のみをＬ６倍に増せることが判る３次に１本発明の実施
例の実施例について説明する。実際にＳＯ８上で薄いシ
リコン層を用いると、一般に結晶性が界面近傍はど悪い
のでキャリアの移動度が低下すると言われている。しか
し、実際にＳＯ８上に作ったものでは移動度の低下にも
拘わらず、誦い電流値が得られた。その結果を第３図に
示す。トランジスタの寸法はＷ＝２００μ、Ｌ＝２００
μで、Ｖｇ＝ｓＶ、ＶＤ＝５Ｖｆ測定した）９ンジスタ
のスレシュホールド電圧はα８■である。
ぶとシリコン膜厚ｔｓｉが光分に厚い場合と全く−じス
レ７．ホールド亀圧、リーク特性を持ちつつ、オン電流
のみをＬ６倍に増せることが判る３次に１本発明の実施
例の実施例について説明する。実際にＳＯ８上で薄いシ
リコン層を用いると、一般に結晶性が界面近傍はど悪い
のでキャリアの移動度が低下すると言われている。しか
し、実際にＳＯ８上に作ったものでは移動度の低下にも
拘わらず、誦い電流値が得られた。その結果を第３図に
示す。トランジスタの寸法はＷ＝２００μ、Ｌ＝２００
μで、Ｖｇ＝ｓＶ、ＶＤ＝５Ｖｆ測定した）９ンジスタ
のスレシュホールド電圧はα８■である。
この測定の場合、不純物分布は均一でないため。
理輌計算との直接の比較はできないがシリコン層の厚さ
を変えることによυオン電流が増大していることが判る
。
を変えることによυオン電流が増大していることが判る
。
以上のように過当なｌＩ史の半導体層を使うことにより
トランジスタのオン電流を増大させ、かつスレシュホー
ルド電圧やリーク電流は充分厚いものと同等にし得るこ
とが判った。最近の短チヤネルトランジスタにおいては
パンチスルーやＰＮ接合破雇が懸念されるが実効チャネ
ル長１μｍ＆度でもパンチスルーは起きなかった。この
ような短チヤネルトランジスタでＬ基板製置の増大によ
りむしろＰＮ接合破壊が先に起る。薄い半導体ｍｔ用い
るとドレイン電界によりて基板の空乏化が速く、為耐圧
ＭＯ８）ランジスタと四′様の原理によ、９ＰＮ接合破
壊は起こりにくくなり、返ってドレイン耐圧は向上する
。また、オン状態で基板全域がほぼ空乏化しているため
、薄膜トランジスタ特有のキンク現象や、基板が外Ｓ端
子とＰＮ接合のみで接触しているために起こる。チャー
ジポンプ現象が起らず、安定した動叫性も得られるとい
う長所をもつ。
トランジスタのオン電流を増大させ、かつスレシュホー
ルド電圧やリーク電流は充分厚いものと同等にし得るこ
とが判った。最近の短チヤネルトランジスタにおいては
パンチスルーやＰＮ接合破雇が懸念されるが実効チャネ
ル長１μｍ＆度でもパンチスルーは起きなかった。この
ような短チヤネルトランジスタでＬ基板製置の増大によ
りむしろＰＮ接合破壊が先に起る。薄い半導体ｍｔ用い
るとドレイン電界によりて基板の空乏化が速く、為耐圧
ＭＯ８）ランジスタと四′様の原理によ、９ＰＮ接合破
壊は起こりにくくなり、返ってドレイン耐圧は向上する
。また、オン状態で基板全域がほぼ空乏化しているため
、薄膜トランジスタ特有のキンク現象や、基板が外Ｓ端
子とＰＮ接合のみで接触しているために起こる。チャー
ジポンプ現象が起らず、安定した動叫性も得られるとい
う長所をもつ。
以上の説明はＳＯ８構造、ＮチャネルＭＬ）８ ）ラン
ジスタを例としたが、この説明でも明らかなように薄膜
半導体を用いたＭ Ｉ ８ ）ランジスタならｄ半導体
の種類や、半導体を保持する絶縁基板の株類、またゲー
ト絶縁膜のａｔ類によらない。また、Ｐチャンネルにつ
いても全く同じ一輪が可能でめる。説明では均一基板不
純物分布を仮定したが、実施例でも判るように不純物讃
ｋが不均一でも電流増大は明らかである。
ジスタを例としたが、この説明でも明らかなように薄膜
半導体を用いたＭ Ｉ ８ ）ランジスタならｄ半導体
の種類や、半導体を保持する絶縁基板の株類、またゲー
ト絶縁膜のａｔ類によらない。また、Ｐチャンネルにつ
いても全く同じ一輪が可能でめる。説明では均一基板不
純物分布を仮定したが、実施例でも判るように不純物讃
ｋが不均一でも電流増大は明らかである。
１ｐ、１図は理論計算によるシリコン膜厚とスレシ凰ホ
ールド電圧の関係を示す図、＠２図は理論計算によるシ
リコン膜厚とドレイン電流の関係を示す図、＠３図り本
発明の一実施例のシリコン膜厚とドレイン電流の関係を
示す図である。 ０ 筋 π π ＠ ば Ｓリコニ層眺４（ＦＬＫ） ５９コン梗１ （１い）
ールド電圧の関係を示す図、＠２図は理論計算によるシ
リコン膜厚とドレイン電流の関係を示す図、＠３図り本
発明の一実施例のシリコン膜厚とドレイン電流の関係を
示す図である。 ０ 筋 π π ＠ ば Ｓリコニ層眺４（ＦＬＫ） ５９コン梗１ （１い）
Claims (1)
- チャネル電位がソースと同電位の状態において表面から
の空乏層が裏面に達せず、チャネル電位がソース電圧と
使用電源電圧の中間の状態で空乏層が半導体層裏面に達
するような厚さ及び不純物濃度分布を持つ半導体薄膜層
を用いたことを特徴とする薄ｇＭＩ８トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197846A JPS5898970A (ja) | 1981-12-09 | 1981-12-09 | 薄膜ｍｉｓトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197846A JPS5898970A (ja) | 1981-12-09 | 1981-12-09 | 薄膜ｍｉｓトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5898970A true JPS5898970A (ja) | 1983-06-13 |
Family
ID=16381306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56197846A Pending JPS5898970A (ja) | 1981-12-09 | 1981-12-09 | 薄膜ｍｉｓトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5898970A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6047467A (ja) * | 1983-08-25 | 1985-03-14 | Seiko Epson Corp | 相補型薄膜トランジスタ |
| JPH05160403A (ja) * | 1992-06-01 | 1993-06-25 | Seiko Epson Corp | 薄膜トランジスタ |
| JPH07153970A (ja) * | 1994-09-05 | 1995-06-16 | Seiko Epson Corp | 薄膜トランジスタ |
-
1981
- 1981-12-09 JP JP56197846A patent/JPS5898970A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6047467A (ja) * | 1983-08-25 | 1985-03-14 | Seiko Epson Corp | 相補型薄膜トランジスタ |
| JPH05160403A (ja) * | 1992-06-01 | 1993-06-25 | Seiko Epson Corp | 薄膜トランジスタ |
| JPH07153970A (ja) * | 1994-09-05 | 1995-06-16 | Seiko Epson Corp | 薄膜トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU638812B2 (en) | A method of operating a semiconductor device | |
| US5124769A (en) | Thin film transistor | |
| US4451744A (en) | Monolithic integrated reference voltage source | |
| US6492676B2 (en) | Semiconductor device having gate electrode in which depletion layer can be generated | |
| US4042945A (en) | N-channel MOS transistor | |
| US4084108A (en) | Integrated circuit device | |
| KR910009548B1 (ko) | 반도체메모리장치 | |
| US4803530A (en) | Semiconductor integrated circuit formed on an insulator substrate | |
| US3585463A (en) | Complementary enhancement-type mos transistors | |
| JPS5898970A (ja) | 薄膜ｍｉｓトランジスタ | |
| JPH04177873A (ja) | 相補型ｍｉｓ半導体装置 | |
| GB2064866A (en) | Field effect semiconductor device | |
| JPS63261880A (ja) | 薄膜トランジスタの製造方法 | |
| US3938174A (en) | Semiconductor integrated circuit and method of manufacture | |
| US5602410A (en) | Off-state gate-oxide field reduction in CMOS | |
| US5309009A (en) | Integrated electrically adjustable analog transistor device | |
| US3932884A (en) | MIS type integrated circuit device | |
| CN108039365B (zh) | 一种晶体管、钳位电路及集成电路 | |
| US3611071A (en) | Inversion prevention system for semiconductor devices | |
| EP0034929A1 (en) | Protection of a MISFET of a semiconductor integrated circuit device | |
| JPS63119578A (ja) | 半導体装置 | |
| JPS63246018A (ja) | 遅延回路 | |
| JPH0214575A (ja) | 半導体装置 | |
| JPH04102374A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH09321276A (ja) | 絶縁ゲート型電界効果トランジスタ |