JPH04103172A - 半導体装置のゲート電極構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体装置に設けられる低抵抗ゲート電極の
構造に関する。

〈従来・の技術〉 従来□より半導体装置のゲート電極の材料には、ポリシ
リコンか、被エッチンク性、酸化特性、化学的安定性、
ステップカバレッジに優れていることから最も一般的に
使用されている。ところか半導体装置の高集積化が進む
につれて、ポリシリコン層のみから成るゲート電極ては
、その電気抵抗による信号遅延時間の増加が問題となり
、より低抵抗のゲート電極が必要となってきた。

そこで、高融点金属のシリコン合金（シリサイド）を用
い、ルかもそれまでのポリシリコン製ゲート電極との製
造上の互換性を持たせる為にポリシリコンをも用いて二
層としたポリサイド構造か採用されるようになった。

そして更にゲート電極を低抵抗化させる為に、最近ては
、上記シリサイドの代わりに一種類の低抵抗高融点金属
から成る金属膜をポリシリコンの上層に形成した多層構
造のゲート電極か考案されている。この種の構造の低抵
抗ゲート電極としては、例えば、“Ａ　ＮＩＴＲＩＤＥ
−ＩＳＯＲＡＴＥＤ　ＭＯＬＹＢＤＥＮＵＭ−ＰＯＬＹ
ＳＩＬＩＣＯＮ　ＧＡＴＥ　ＥＬＥｔｌ：ＴＲ０ＤＥ”
（ＳＹＭＰＯ３Ｉｔ１Ｍ　０ＮＶＬＳＩ　ＴＥＣＨＮＯ
ＬＯＧＹ、Ｖｌ−３，Ｐ、６０．１９８５）に開示され
るものかある。

第６図の断面図に示す様に、上記文献におけるゲート電
極２１は、ポリシリコン＄２２の上層に、窒化シリコン
（ＳｉＮ）から成る絶縁＄２３を介在させた状態で、低
抵抗高融点金属であるモリブデン（Ｍｏ）から成る金属
＠２４を形成して成るものて、ＭＯＳトランジスタにお
いては、シリコン基板２５上のゲート酸化シリコン（Ｓ
ｉＯ□）膜２６の上に形成される。

上記構造の様に、金属膜２４として、電気抵抗がシリサ
イドの十分の一以下であるＭＯを用いることにより、ゲ
ート電極２１の抵抗を大幅に低下させることかできる。

又、絶縁膜２３を設けることにより、その上下のポリシ
リコン膜２２と金属膜２４とか、高温（９００〜１１０
０℃）の熱処理の際に反応してシリサイド化するのを抑
え、高抵抗化するのを防ぐことかてきる。そしてそのシ
リサイド化反応を抑えることにより、金属膜２４のＭＯ
かポリシリコン膜２２とゲート酸化シリコン膜２６との
境界面に拡散するのを防いで、フラットハント電圧の変
動や耐圧劣化といったＭＯ３トランジスタの特性への悪
影響を防止することがてきる。

更に、この種のゲート電極構造の利点として、下記の様
なことが挙げられる。

即ち、トランジスタのしきい値電圧を制御する電極かポ
リシリコンである為、そのポリシリコンへ導入する不純
物の種類と濃度を変えることにより、ポリシリコンの仕
事関数を変化させることかでき、ＰチャネルＭＯ３）ラ
ンジスタ、ＮチャネルＭＯＳトランジスタ共、表面チャ
ネルデバイスとすることかてきる。

〈発明か解決しようとする課題〉 しかし上述の様なゲート電極２１の構造では、絶縁膜２
３の膜厚が２５人より厚いと、金属膜２４とポリシリコ
ンＪ］Ｉ２２との間にトンネル電流か流れなくなり、ゲ
ート電極として機能しなくなる。又１５人より薄いと、
その絶縁膜２３の上下のポリシリコン膜２２と金属１！
２４との高温熱処理におけるシリサイド化反応を抑える
ことができなくなってしまう。

即ち、絶縁Ｍ２３を１５〜２５人の膜厚に形成しなけれ
ばならず、絶縁膜２３の膜厚制御が非常に難しいという
問題があった。

本発明は、上記問題点を解決すべく、絶縁膜の膜厚を細
かく制御する必要のない低抵抗ゲート電極構造を提供す
ることを目的とする。

〈課題を解決するための手段〉 上記目的を達成する為に、本発明に係るゲート電極構造
では、トランジスタ形成領域外で、ポリシリコン膜と絶
縁膜とに端面を形成することにより、そのポリシリコン
膜の端面の部分で、ポリシリコン膜と金属膜とを電気的
に接続した。

〈作用〉 ポリシリコン膜と金属膜とか電気的に接続されることに
より、絶縁膜を、その上下の金属膜とポリシリコン膜と
か高温熱処理の際にシリサイド化反応を起こさない様に
厚く形成すればよいことになる。

〈実施例〉 以下、図面に基づいて本発明の詳細な説明する。

第１図（ａ）〜（ｄ）は、本発明の第一の実施例におけ
るゲート電極構造を説明する図て、（ａ）図は半導体装
置の部分平面図、（ｂ）図は（ａ）図のＡ−Ａ線断面図
、（Ｃ）図は（ａ）図のＢ−Ｂ線断面図、（ｄ）図は（
ａ）図のＣ−Ｃ線断面図である。

図に示す様に、複数の−ＯＳトランジスタｌを形成して
成る半導体装置に、各トランジスタ１の形成領域上を横
切る形で設けられたこのゲート電極２は、ポリシリコン
膜３の上層に、酸化シリコン、窒化シリコン等から成る
絶縁膜４を介在させた状態で、タングステン（Ｗ）　、
モリブデン（Ｍｏ）等の一種類の低抵抗高融点金属から
成る金属膜５を形成して構成されている。しかもこの電
極構造の特徴として、各トランジスタｌの形成領域外で
上記ポリシリコンＷＡ３と絶縁膜４とに端面６ａ、６ｂ
を形成することにより、そのポリシリコン膜３の端面６
ｂの部分て、ポリシリコン膜３と金属ｓＩ５とを電気的
に接続する様に構成されている。

即ち、この線状に長く形成されたゲート電極２のポリシ
リコン膜３と絶縁膜４とは、各トランジスタｌの形成領
域から外れた位置てと切れた状態にある。そして最上層
の金属膜５が、各トランジスタ１を結ぶ様に連続した状
態て形成され、ポリシリコン膜３と絶縁膜４との端面５
ａ、６ｂを覆っている。従って金属膜５とポリシリコン
膜３とは、そのポリシリコン膜３の端面６ｂの部分て互
いに接触して電気的に接続した状態にある。又各トラン
ジスタ１間ては、このゲート電極２は金属膜５のみて構
成されることになる。

次に上記構造のゲート電極２を有する半導体装置の製造
工程を、第２図（ａ）〜（ｄ）の工程図、第３図の部分
千面図、及び第１図（ａ）。

（ｃ）、（ｄ）を用いて説明する。尚第２図（ａ）〜（
ｄ）は、第１図（ｂ）の断面図に相昌する部分の工程図
である。

先ず第２図（、ａ　）の様に、素子分離の為のフィール
ド酸化膜７か設けられたシリコン基板８上に、トランジ
スタ形成領域に対応させて、熱酸化法によりｚｓｏ　Ａ
厚程度のゲート酸化シリコン膜９を形成する。

次いて第２図（ｂ）の様に、低圧化学気相成長（ＬＰＧ
ＶＤ）法により基板８上全域にポリシリコン膜３を２０
００Ａ程度の厚さに形成する。その後、このポリシリコ
ン膜３の電気抵抗を下げるとともにその仕事関数を設定
する為に、９００°Ｃ程度の温度のＰＯＣ：１３雰囲気
中てボロン（Ｂ）　　リン（Ｐ）　　ヒ素（Ａｓ）等の
不純物をポリシリコン膜３全域に拡散させる。その際、
ポリシリコン膜３上にリンガラス（ＰＳＧ）膜か形成さ
れるので、これをフッ酸（ＨＦ）溶液によって除去する
。尚、上記不純物導入は、イオン注入法を用いて行って
もよい。

次いてポリシリコン膜３上に、絶縁膜４として、酸化シ
リコン（Ｓｉ０２）膜或いは窒化シリコン（ＳｉＮ）膜
をＣＶＤ法により２００〜５００人の厚さに形成する。

又はポリシリコン膜３を９００°Ｃ程度の温度て熱酸化
させることにより酸化シリコン膜を形成し、絶縁膜４と
してもよい。

上記絶縁膜４の厚さについては、その絶縁膜４の上下の
金属膜５とポリシリコン膜３とか高温熱処理の際にシリ
サイド化反応を起こさない様に厚く形成すればよく、細
かく制御する必要はない。

次いで第２図（ｃ）及び第３図の如く、ホトリソ及びエ
ツチングを行って上記ポリシリコン膜３と絶縁膜４とを
バターニングしく第３図中の実線内）、これらの膜３．
４を、ゲート酸化シリコン膜９のある各トランジスタ形
成領域゛（第３図中の破線内）に対応させて、夫々のト
ランジスタ形成領域より広く残す。このバターニングに
より、トランジスタ形成領域外で、上記ポリシリコン膜
３と絶縁膜４とに端面６ａ、６ｂか形成されることにな
る。

上記ポリシリコン膜３と絶縁膜４との端面６ａ　、　６
ｂの位置は、高温熱処理によりポリシリコン膜３と金属
膜５とかその端面６ｂの部分で反応してシリサイド化し
た際に、そのシリサイド化かトランジスタ形成領域に及
ばない様に設定されるべきで、トランジスタ形成領域の
外側０．３〜１．０ｐ程度であればよい。

続いて第２図（ｄ）の如く、基板８上全域の絶縁膜４と
フィールド酸化膜７との上に、金属膜５として、タング
ステン、モリブデン等の一種類の低抵抗高融点金属から
成る膜をスパッタ法により２０００人程度０厚さに形成
する。形成された金属膜５は、上記ポリシリコン膜３と
絶縁膜４との端面６ａ、６ｂに接触した状態となる。

その後、ホトリソ及びエツチングを行って、上記金属膜
５．絶縁膜４．ポリシリコン膜３及びゲート酸化シリコ
ン膜９をバターニングし、第１図（ａ）、（ｃ）、（ｄ
）の様にゲート電極２を形成する。更にこのゲート電極
２をマスクとして、シリコン基板８に、ヒ素（Ａｓ）、
リン（Ｐ）、ボロン（Ｂ）等をイオン注入法により打ち
込んて拡散層１０を形成し、ＭＯＳトランジスタ１とす
る。

上述の様にこのゲート電極構造ては、一種類の低抵抗高
融点金属から成る金属膜５を用いる為に抵抗か非常に低
く、又ポリシリコンＭ３と金属膜５との間に絶縁膜４を
介在させた為に、ゲート電極２形成後の高温熱処理によ
る、トランジスタ形成領域内での両１１ｊ３，５間のシ
リサイド化反応が抑えられる。

更にこのゲート電極構造の特徴として、ポリシリコン膜
３と金属膜５とか、ポリシリコン膜３の端面６ｂの部分
て電気的に確実に接続される為、絶縁膜４を膜厚２００
〜５００Ａ％に厚く形成しておけばよく、その膜厚制御
が非常に容易である。

その上、ゲート電極２形成後の高温熱処理によりポリシ
リコン膜３と金属膜５とがポリシリコン膜３の端面６ｂ
の部分て反応してシリサイド化するが、そのポリシリコ
ン膜３の端面６ｂの位置はトランジスタ形成領域の外側
である為に、トランジスタ１の特性に悪影１を及ぼすこ
とは全くない。

次に、本発明の第二の実施例を説明する。

第４図は、第二の実施例を示す断面図て、第１図（ａ）
のＡ−Ａ線断面図に相当する。

図の様に、この実施例におけるゲート電極２−１では、
ポリシリコン膜３の端面６ｂに、接続用シリサイド膜１
１か形成され、その接続用シリサイド膜１１を介してポ
リシリコン膜３と金属膜５とか電気的に接続されている
。

上記接続用シリサイド膜１１を設けることにより、ゲー
ト電極２−１形成後の高温熱処理の際に、ポリシリコン
膜３の端面６ｂの部分でポリシリコン膜３と金属膜５と
か反応してシリサイド化することかない。即ち、ゲート
電極２−１形成後のシリサイド化による抵抗増加が抑え
られることになる。

しかも、ポリシリコン膜３の端面６ｂに予め上記接続用
シリサイド膜１１を形成しておくことにより、最上層の
金属膜５を形成する際のステップカバレッジか向上する
。

上記接続用シソサイト農工１を形成するには、第一の実
施例の第２図（ａ）〜（Ｃ）に示した工程と同様にポリ
シリコン［３と絶縁膜４とをバターニングした後、基板
８上全域の絶縁膜４とフィールド酸化ｌＩ７との上に、
タングステン、モリブデン等の高融点金属膜（図示せず
）をスパッタ法により２０００人程度０厚さに形成し、
続いて６００〜８００℃程度の温度の窒素雰囲気中で熱
処理する。

するとポリシリコン膜３の端面６ｂに接触した高融点金
属膜か、その接触部分でポリシリコン膜３と反応してシ
リサイド化し、接続用シリサイド膜１１か形成される。

この接続用シリサイド膜１１を形成する際にも、ポリシ
リコン膜３の端面６ｂの位置かトランジスタ形成領域の
外側である為に、トランジスタｌの特性に悪影響を及ぼ
すことは全くない。

その後、上記接続用シリサイド！１１１１を形成する為
に形成した高融点金属膜を、ウェットエツチングにより
除去する。

そして第一の実施例の第２図（ｄ）に示した工程と同様
に金属膜５を形成し、さらにバターニングを行ってゲー
ト電極２−１を形成することになる。

次に、本発明の第三の実施例を説明する。

第５図は、第三の実施例を示す断面図て、第１図（ａ）
のＡ−Ａ線断面図に相当する。

図の様にこの実施例におけるゲート電極２−２では、ポ
リシリコン膜３の端面６ｂに、上記第二実施例における
接続用シリサイド膜１１の代わりに、タングステン、モ
リブデン等の高融点金属から成る接続用金属膜１２が形
成され、その接続用金属膜１２を介してポリシリコン膜
３と金属膜５とか電気的に接続されている。

上記接続用金属膜１２を設けることにより、ゲート電極
２−２形成後の高温熱処理の際に、この接続用金属膜１
２とポリシリコン膜３とが端面６ｂの部分で反応してシ
ソサイト化するか、金属膜５かシリサイド化することは
ない。即ち、このゲート電極２−２の場合にも、電極２
−２形成後のシリサイド化による抵抗増加が抑えられる
ことになる。

又、ポリシリコン膜３の端面６ｂに予め上記接続用金属
膜１２を形成しておくことにより、最上層の金属膜５を
形成する際のステップカバレッジか向上する点も上記第
二実施例の場合と同様である。

上記接続用金属膜１２を形成するには、基板８上全域の
絶縁膜４とフィールド酸化！！７との上に金属膜５を形
成する前に、その接続用金属膜１２の材料に応じた特定
の反応ガスによるＣＶＤを行えばよい。又この接続用金
属膜１２の、ポリシリコン膜３の端面６ｂからの厚みは
、０．３〜０．５戸程度でよい。

〈発明の効果〉 以上述べた様に本発明のゲート電極構造によれば、金属
膜とポリシリコン膜とが、そのポリシリコン膜の端面の
部分て電気的に確実に接続される為、絶縁膜を、その上
下の金属膜とポリシリコン膜とか高温熱処理の際にシリ
サイド化反応を起こさない様に厚く形成すればよく、絶
縁膜の膜厚制御か非常に容易になる。しかもポリシリコ
ン膜の端面は半導体装置のトランジスタ形成領域外に形
成される為、ゲート電極形成後の高温熱処理の際に金属
膜とポリシリコン膜とかその端面の部分て反応してシリ
サイド化しても、トランジスタの特性に悪影響を及ぼす
ことはない。

更に、ポリシリコン膜の端面に、接続用シリサイド膜、
或いは接続用金属膜を形成しておけば、高温熱処理の際
に金属膜かシリサイド化することがなく、シリサイド化
によるゲート電極の抵抗増加が抑えられる。

即ち本発明により、半導体装置の高集積化、高速化の要
求に応し得る低抵抗のゲート電極を容易に提供すること
が可能となる。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は、本発明の第一の実施例を説明
する図て、 （ａ）図は、半導体装置の部分平面図、（ｂ）国は、（
ａ）図のＡ−Ａ線断面図、（Ｃ）図は、（ａ）図のＢ−
Ｂ線断面図、（ｄ）図は、（ａ）図のＣ−Ｃ線断面図、
第２図（ａ）〜（ｄ）、は、第一の実施例における工程
図、 第３図は、製造工程における部分平面図、第４図は、本
発明の第二の実施例を示す断面図 第５図は、本発明の第三の実施例を示す断面図、 第６図は、従来例を示す断面図である。 １・・・ＭＯＳトランジスタ。 ２．２−１．２−２・・・ゲート電極。 ３・・・ポリシリコン膜、　４・・・絶縁膜。 ５・・・金属膜、　　６ａ、６ｂ・・・端面。 １１・・・接続用シリサイド膜。 １２・・・接続用金属膜。

Claims (3)

【特許請求の範囲】
1. （１）半導体装置のトランジスタ形成領域上を横切る形
   で設けられ、ポリシリコン膜の上層に、絶縁膜を介在さ
   せた状態で金属膜を形成して成るゲート電極の構造にお
   いて、 トランジスタ形成領域外で、上記ポリシリコン膜と絶縁
   膜とに端面を形成することにより、そのポリシリコン膜
   の端面の部分で、上記ポリシリコン膜と金属膜とを電気
   的に接続したことを特徴とする半導体装置のゲート電極
   構造。
2. （２）上記ポリシリコン膜の端面に、接続用シリサイド
   膜を形成し、その接続用シリサイド膜を介して上記ポリ
   シリコン膜と金属膜とを電気的に接続したことを特徴と
   する請求項１記載の半導体装置のゲート電極構造。
3. （３）上記ポリシリコン膜の端面に、接続用金属膜を形
   成し、その接続用金属膜を介して上記ポリシリコン膜と
   金属膜とを電気的に接続したことを特徴とする請求項１
   記載の半導体装置のゲート電極構造。