JPH0410659B2 - - Google Patents

Info

Publication number
JPH0410659B2
JPH0410659B2 JP59272877A JP27287784A JPH0410659B2 JP H0410659 B2 JPH0410659 B2 JP H0410659B2 JP 59272877 A JP59272877 A JP 59272877A JP 27287784 A JP27287784 A JP 27287784A JP H0410659 B2 JPH0410659 B2 JP H0410659B2
Authority
JP
Japan
Prior art keywords
channel
device control
control
interface
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59272877A
Other languages
English (en)
Other versions
JPS61151764A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP27287784A priority Critical patent/JPS61151764A/ja
Publication of JPS61151764A publication Critical patent/JPS61151764A/ja
Publication of JPH0410659B2 publication Critical patent/JPH0410659B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、I/Oデバイスを制御する制御装置
に係り、特に、制御装置がBUSY状態の時の交
代アクセス経路を自動的に選択し、上位チヤネル
装置が交代経路を選択する為に必要な時間を削減
するのに好適なI/Oデバイス制御装置に関す
る。
〔発明の背景〕
従来の装置は、一箇体内に2台の制御部を設け
二重化しているが、その目的は、I/Oデバイス
に対する交代制御経路の確保にあり、その切り替
えは、上位装置であるチヤネル、またはオペレー
テイングシステムからでなければ実行できなかつ
た。したがつて装置BUSYによる交代経路選択
の為の上位装置のオーバヘツドに対する配慮がな
されていなかつた。なおこの種の装置として関連
するものには特開昭59−79330号公報がある。
〔発明の目的〕
本発明の目的は、チヤネル装置が、I/Oデバ
イスをアクセスするとき、I/Oデバイス制御装
置が使用中でアクセス経路が使用できない場合
に、チヤネル装置または、オペレーテイング・シ
ステムが交代アクセス経路を選択する時間を削減
する為の、I/Oデバイス制御装置による交代ア
クセス経路自動選択機能を提供することにある。
〔発明の概要〕
従来、チヤネル装置が、I/Oデバイスを選択
し、I/O動作を行なう場合に、I/Oデバイス
制御装置が使用中のときは、I/Oデバイス制御
装置は、チヤネルに対してBUSY状態であるこ
とを報告し、その結果、オペレーテイングシステ
ム、または、チヤネル装置が交代パスを選択して
いたため、交代パス選択の為のオーバヘツドがあ
つた。一方、デイスク制御装置においては、従来
から一箇体内に2台の制御部が格納されていて、
一方が使用中の場合でも、他方が、動作可能な場
合が考えられる。したがつて、BUSY状態の場
合に、使用中の制御部に対するアクセスを動作可
能な他方の制御部へ切替えれば、I/O動作が可
能である。すなわち、上位チヤネル装置とチヤン
ネルタフエース部の間にインターフエース信号を
他I/Oデバイス制御部へ切替えるインタフエー
ス信号切替部を設け、任意のデバイス制御部の動
作状態によつて、当該I/O制御部がチヤンネル
インタフエース信号を他の任意のI/Oデバイス
制御部へ切替え、I/O制御を他の任意のI/O
デバイス制御部に代行させる機能を設けたことを
特徴とするものである。
〔発明の実施例〕
以下、本発明の一実施例を第1図により説明す
る。チヤネルインタフエース信号を切替えるセレ
クタ部3とチヤネルインタフエースの接続切離し
を制御するチヤネルスイツチ部4とI/Oデバイ
スインタフエース部8とI/Oデバイスを制御す
る転送制御部13と、I/O制御部のBUSY状
態およびマシンチエツクによる動作不能状態を表
示するBUSY表示部7と、それを監視し、I/
O動作のルート制御を行なうルート制御部5より
成るI/O制御部が、一つの箇体内に2台(I/
O制御部2,6)格納され、それぞれ独立に動作
可能であるI/O制御装置1において、チヤネル
インタフエースルートA10からの起動に対し
て、I/O制御部2がBUSY状態で、起動の受
領が不能な場合、I/O制御部2のルート制御部
がI/O制御部6のBUSY状態をモニタし、
I/O制御部6がBUSYまたは、マシンチエツ
クによる動作不能状態でなければ、ルート制御信
号14によつてルート切替えをチヤネルスイツチ
部に指示し、チヤネルスイツチ部は、切替信号9
によつて、チヤネルインタフエース、ルートA
と、I/O制御部6のインタフエース線11が接
続され、それと同時にチヤネルインタフエース、
ルートA10とI/O制御部2のインタフエース
線15は切離されてチヤネルインタフエース、ル
ートC16に接続される。以降、チヤネルインタ
フエースルートAからのアクセスはI/O制御部
6側で処理される。I/O制御部2および6の両
側ともBUSY状態のときは、ルートの切替えは
行なわず、そのまま上位チヤネル装置に対し、
BUSY状態を報告する。本実施例によれば、
I/O制御装置が、BUSY状態のとき、BUSY
を上位チヤネル装置へ報告し、チヤネル装置、あ
るいは、オペレーレーテイングシステムが、交代
アクセス経路を選択して、再起動をかけるという
一連の動作が不要となるため、再選択および起動
の為のオーバヘツドの削減の効果があり、システ
ムの動作効率を向上させる効果がある。
〔発明の効果〕
本発明によれば、I/Oデバイスアクセスの際
に、I/Oデバイス制御装置が使用中である場合
のチヤネル装置、またはオペレーテイングシステ
ムによる交代アクセス経路の選択時間と、再起動
に要するインタフエース動作を削減できるので、
システムスループツト向上の効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のI/Oデバイス制
御装置のブロツク図である。 1…I/Oデバイス制御装置、3…インタフエ
ース信号切替部、4…チヤネルスイツチ、5…ル
ート制御部、9…ルート切替信号、11,15…
インタフエース線、13…I/O制御部、14…
ルート制御信号。

Claims (1)

  1. 【特許請求の範囲】 1 上位チヤネル装置からのインタフエース信号
    の入出力を制御するチヤネルインタフエース部
    と、I/O動作制御部とI/Oデバイスインタフ
    エース部を含み上記チヤネルインタフエース部と
    対応して設けられたI/Oデバイス制御部を、筐
    体内に複数台格納し、それぞれのI/Oデバイス
    制御部が独立に動作可能としたI/Oデバイス制
    御装置において、 上記I/Oデバイス制御装置内に、それぞれの
    I/Oデバイス制御部の動作状況を監視する監視
    手段と、 上記チヤネルインタフエース部と上記I/Oデ
    バイス制御部との間に、上記監視手段の出力によ
    つて上位チヤネル装置から割り当てられたI/O
    デバイス制御部へのインタフエース信号を、他の
    I/Oデバイス制御部へ切換えて出力するインタ
    フエース信号切換部と、を設けたことを特徴とす
    るI/Oデバイス制御装置。
JP27287784A 1984-12-26 1984-12-26 I/oデバイス制御装置 Granted JPS61151764A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27287784A JPS61151764A (ja) 1984-12-26 1984-12-26 I/oデバイス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27287784A JPS61151764A (ja) 1984-12-26 1984-12-26 I/oデバイス制御装置

Publications (2)

Publication Number Publication Date
JPS61151764A JPS61151764A (ja) 1986-07-10
JPH0410659B2 true JPH0410659B2 (ja) 1992-02-26

Family

ID=17520005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27287784A Granted JPS61151764A (ja) 1984-12-26 1984-12-26 I/oデバイス制御装置

Country Status (1)

Country Link
JP (1) JPS61151764A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111516A (ja) * 1982-12-17 1984-06-27 Fujitsu Ltd インタ−フエイス切り換え方式

Also Published As

Publication number Publication date
JPS61151764A (ja) 1986-07-10

Similar Documents

Publication Publication Date Title
JP2567922B2 (ja) パス制御方式
JPH0410659B2 (ja)
JPH0264845A (ja) 主制御部多重化電子計算機
JPS6343558Y2 (ja)
JPH056816B2 (ja)
JPH037984B2 (ja)
JPH0444857B2 (ja)
JPH05204873A (ja) 分散型処理システムにおける処理装置間通信処理方法
JP2749992B2 (ja) 制御システムの受信器
JPH03139050A (ja) 通信制御装置
JPS60156161A (ja) 複数の中央処理装置を有するシステムのコンソ−ル接続方式
JPH03201150A (ja) データ通信装置
JPS59200352A (ja) システム切替制御装置
JPS63141429A (ja) パケツト多重化装置
JPH03116350A (ja) データ転送のバス構造
JPS63187743A (ja) 回線切換装置
JPH057211A (ja) Loop系lanシステム
JPH04230568A (ja) オペレーティングシステム操作方式
JPS61262939A (ja) システム監視装置の切換え制御方式
JPH05204878A (ja) インタフェース制御システム
JPS60114902A (ja) コントロ−ラ
JPH1185202A (ja) 2重化システムのメンテナンス方法
JPH0420199A (ja) 監視制御装置
JPS63146636A (ja) デ−タ回線網の自動切替制御方式
JPS60119094A (ja) 照明制御システム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees