JPH0410738B2 - - Google Patents
Info
- Publication number
- JPH0410738B2 JPH0410738B2 JP58165557A JP16555783A JPH0410738B2 JP H0410738 B2 JPH0410738 B2 JP H0410738B2 JP 58165557 A JP58165557 A JP 58165557A JP 16555783 A JP16555783 A JP 16555783A JP H0410738 B2 JPH0410738 B2 JP H0410738B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist film
- film
- forming
- electrode layer
- lift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体基板上に電極層をフオトレジ
スト膜のリフトオフ法によつて形成する半導体装
置の製造方法に関するものである。
スト膜のリフトオフ法によつて形成する半導体装
置の製造方法に関するものである。
従来例の構成とその問題点
トランジスタ、集積回路（IC）などの半導体
装置では、その電極層形成技術のひとつとして、
フオトレジスト膜の除去に伴なつて、その開口パ
ターンの電極層を残す、いわゆる、リフトオフ法
が用いられる。この電極形成方法は、半導体基板
上にフオトレジスト膜を形成したのち、このフオ
トレジスト膜に電極形成用の開口パターンを設
け、ついで、表面接合保護膜の二酸化シリコン膜
があるときは、これに同形の開口パターンを設け
たのち、全面に電極層、たとえば、アルミニウム
蒸着膜を設け、その後、フオトレジスト膜を除去
する際に、同レジスト膜上のアルミニウム蒸着膜
を併せて除去することによつて、電極層のパター
ン形成を行なうものである。
装置では、その電極層形成技術のひとつとして、
フオトレジスト膜の除去に伴なつて、その開口パ
ターンの電極層を残す、いわゆる、リフトオフ法
が用いられる。この電極形成方法は、半導体基板
上にフオトレジスト膜を形成したのち、このフオ
トレジスト膜に電極形成用の開口パターンを設
け、ついで、表面接合保護膜の二酸化シリコン膜
があるときは、これに同形の開口パターンを設け
たのち、全面に電極層、たとえば、アルミニウム
蒸着膜を設け、その後、フオトレジスト膜を除去
する際に、同レジスト膜上のアルミニウム蒸着膜
を併せて除去することによつて、電極層のパター
ン形成を行なうものである。
ところが、かかるリフトオフ法では、通常のフ
オトレジスト膜露光処理、同現像処理および適当
なベーキング処理を行なうことによつて所望の開
口パターンを得た場合、この開口パターンは、ほ
とんどの場合に、上方で広く、下方で狭い側面形
状になつている。そして、このような開口パター
ンのレジスト膜でリフトオフ法を適用するには、
レジスト膜を電極層より厚くしないと、確実なリ
フトオフを達成することがむつかしくなり、ま
た、レジスト膜を厚くすれば、開口パターンの精
度が低下するという問題点がある。
オトレジスト膜露光処理、同現像処理および適当
なベーキング処理を行なうことによつて所望の開
口パターンを得た場合、この開口パターンは、ほ
とんどの場合に、上方で広く、下方で狭い側面形
状になつている。そして、このような開口パター
ンのレジスト膜でリフトオフ法を適用するには、
レジスト膜を電極層より厚くしないと、確実なリ
フトオフを達成することがむつかしくなり、ま
た、レジスト膜を厚くすれば、開口パターンの精
度が低下するという問題点がある。
発明の目的
本発明は、上述の従来例にみられた問題点を解
消するもので、リフトオフ法に好適なフオトレジ
スト膜の形成技術を与え、これによつて、電極層
形成の容易な半導体装置の製造方法を提供するも
のである。
消するもので、リフトオフ法に好適なフオトレジ
スト膜の形成技術を与え、これによつて、電極層
形成の容易な半導体装置の製造方法を提供するも
のである。
発明の構成
本発明は、要約するに、半導体基板上にネガテ
イブ型フオトレジスト膜を形成したのち、電極形
成用フオトマスクを用いて、前記ネガテイブ型フ
オトレジスト膜を感光領域に未感光部分の残る光
量範囲で露光処理し、前記フオトレジスト膜にオ
ーバーハング状の側面形状の開口部を形成する工
程と、前記開口部および前記フオトレジスト膜上
に電極層を形成したのち、前記フオトレジスト膜
を除去するリフトオフ工程とをそなえた半導体装
置の製造方法であり、これにより、フオトレジス
ト膜開口部の側面形状は、上方で狭く、下方で広
くなり、リフトオフによつて、同レジスト膜上の
電極層を除去するのに好都合なものになる。
イブ型フオトレジスト膜を形成したのち、電極形
成用フオトマスクを用いて、前記ネガテイブ型フ
オトレジスト膜を感光領域に未感光部分の残る光
量範囲で露光処理し、前記フオトレジスト膜にオ
ーバーハング状の側面形状の開口部を形成する工
程と、前記開口部および前記フオトレジスト膜上
に電極層を形成したのち、前記フオトレジスト膜
を除去するリフトオフ工程とをそなえた半導体装
置の製造方法であり、これにより、フオトレジス
ト膜開口部の側面形状は、上方で狭く、下方で広
くなり、リフトオフによつて、同レジスト膜上の
電極層を除去するのに好都合なものになる。
実施例の説明
第１図〜第４図は、本発明の実施例で、NPN
プレーナ形トランジスタの電極層形成工程を示す
工程順断面図である。この図を参照して、以下
に、実施例を詳しく述べる。
プレーナ形トランジスタの電極層形成工程を示す
工程順断面図である。この図を参照して、以下
に、実施例を詳しく述べる。
まず、第１図のように、N+形エミツタ領域１、
Ｐ形ベース領域２およびＮ形コレクタ領域３をお
おつて、表面部に二酸化シリコン膜４を有する半
導体基板上に、架橋型ネガテイブフオトレジスト
膜５を厚さ約3μｍに形成する。そして、フオト
マスク６を介在させて、フオトレジスト膜５を紫
外線照射によつて露光処理する。このとき、紫外
線照射時間あるいは紫外線照射強度を制御して、
フオトレジスト膜５の露光量を、通常照射強度の
30〜50％に減少させた条件で、同フオトレジスト
膜５の表面側（上方）を感光させ、その底面層
（下方）に未感光部分の残る範囲に規制する。こ
うして、露光量を制御して感光させたフオトレジ
スト膜５は、その感光変質（重量硬化）部が断面
逆台形になり、現像処理後、第２図のように、逆
台形断面を有する、いわゆる、オーバーハング状
のフオトレジスト膜パターンになる。
Ｐ形ベース領域２およびＮ形コレクタ領域３をお
おつて、表面部に二酸化シリコン膜４を有する半
導体基板上に、架橋型ネガテイブフオトレジスト
膜５を厚さ約3μｍに形成する。そして、フオト
マスク６を介在させて、フオトレジスト膜５を紫
外線照射によつて露光処理する。このとき、紫外
線照射時間あるいは紫外線照射強度を制御して、
フオトレジスト膜５の露光量を、通常照射強度の
30〜50％に減少させた条件で、同フオトレジスト
膜５の表面側（上方）を感光させ、その底面層
（下方）に未感光部分の残る範囲に規制する。こ
うして、露光量を制御して感光させたフオトレジ
スト膜５は、その感光変質（重量硬化）部が断面
逆台形になり、現像処理後、第２図のように、逆
台形断面を有する、いわゆる、オーバーハング状
のフオトレジスト膜パターンになる。
次に、第２図のように、パターン形成したフオ
トレジスト膜５をマスクとして、二酸化シリコン
膜４を同形パターンに食刻し、電極コンタクト用
開口を形成する。
トレジスト膜５をマスクとして、二酸化シリコン
膜４を同形パターンに食刻し、電極コンタクト用
開口を形成する。
ついで、第３図のように、電極層としてのアル
ミニウム膜７を蒸着形成する。この場合、アルミ
ニウム膜７は、電極コンタクト用開口を通じて、
半導体基板上のエミツタ領域１およびベース領域
２の面に接触されるとともに、フオトレジスト膜
５のマスクパターン上へも蒸着堆積されるが、フ
オトレジスト膜５のオーバーハング形状によつ
て、その段差部では、両方のアルミニウム膜が確
実に分離される。そこで、フオトレジスト膜５
を、剥離用液に浸すことにより、剥離用液の浸透
性もよく、容易に剥離除去することができる。
ミニウム膜７を蒸着形成する。この場合、アルミ
ニウム膜７は、電極コンタクト用開口を通じて、
半導体基板上のエミツタ領域１およびベース領域
２の面に接触されるとともに、フオトレジスト膜
５のマスクパターン上へも蒸着堆積されるが、フ
オトレジスト膜５のオーバーハング形状によつ
て、その段差部では、両方のアルミニウム膜が確
実に分離される。そこで、フオトレジスト膜５
を、剥離用液に浸すことにより、剥離用液の浸透
性もよく、容易に剥離除去することができる。
こうして、第４図のように、半導体基板上への
アルミニウム膜７による電極層形成が完了し、
NPNプレーナ形トランジスタが得られる。
アルミニウム膜７による電極層形成が完了し、
NPNプレーナ形トランジスタが得られる。
本発明の実施は、プレーナ形トランジスタの製
造工程に限らず、半導体回路素子の多くの場合
に、その電極層形成過程に適用できる。
造工程に限らず、半導体回路素子の多くの場合
に、その電極層形成過程に適用できる。
発明の効果
本発明によれば、ネガテイブ型フオトレジスト
膜に電極形成用開口パターンを形成する際に、同
フオトレジスト膜を感光領域に未感光部分の残る
光量範囲で露光処理することにより、このフオト
レジスト膜を現像処理したときに、その開口部側
面がオーバーハング状になり、したがつて、この
フオトレジスト膜を電極層形成時のリフトオフに
利用すれば、確実、容易に電極層形成が行なわれ
る。
膜に電極形成用開口パターンを形成する際に、同
フオトレジスト膜を感光領域に未感光部分の残る
光量範囲で露光処理することにより、このフオト
レジスト膜を現像処理したときに、その開口部側
面がオーバーハング状になり、したがつて、この
フオトレジスト膜を電極層形成時のリフトオフに
利用すれば、確実、容易に電極層形成が行なわれ
る。
第１図ないし第４図は本発明の実施例を示す工
程順断面図である。 １……エミツタ領域、２……ベース領域、３…
…コレクタ領域、４……二酸化シリコン膜、５…
…ネガテイブ型フオトレジスト膜、６……フオト
マスク、７……アルミニウム膜。
程順断面図である。 １……エミツタ領域、２……ベース領域、３…
…コレクタ領域、４……二酸化シリコン膜、５…
…ネガテイブ型フオトレジスト膜、６……フオト
マスク、７……アルミニウム膜。
Claims (1)
- １ 半導体基板上にネガテイブ型フオトレジスト
膜を形成したのち、電極形成用フオトマスクを用
いて、前記ネガテイブ型フオトレジスト膜を感光
領域に未感光部分の残る光量範囲で露光処理し、
前記フオトレジスト膜にオーバーハング状の側面
形状の開口部を形成する工程と、前記開口部およ
び前記フオトレジスト膜上に電極層を形成したの
ち、前記フオトレジスト膜を除去するリフトオフ
工程とをそなえた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165557A JPS6057632A (ja) | 1983-09-08 | 1983-09-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165557A JPS6057632A (ja) | 1983-09-08 | 1983-09-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6057632A JPS6057632A (ja) | 1985-04-03 |
| JPH0410738B2 true JPH0410738B2 (ja) | 1992-02-26 |
Family
ID=15814621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58165557A Granted JPS6057632A (ja) | 1983-09-08 | 1983-09-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057632A (ja) |
-
1983
- 1983-09-08 JP JP58165557A patent/JPS6057632A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6057632A (ja) | 1985-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6323657B2 (ja) | ||
| JPH04115515A (ja) | パターン形成方法 | |
| JPH055174B2 (ja) | ||
| JPH0496065A (ja) | レチクル | |
| KR0156316B1 (ko) | 반도체장치의 패턴 형성방법 | |
| JP3430290B2 (ja) | 半導体装置の製造方法 | |
| JPS6222463B2 (ja) | ||
| JPH0410738B2 (ja) | ||
| US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JPS62245251A (ja) | レジストパタ−ン形成方法 | |
| JPS61191035A (ja) | 半導体装置の製造方法 | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| KR100235936B1 (ko) | 레지스트 패턴형성방법 | |
| JPH05347244A (ja) | レジストパターン形成方法 | |
| KR920003493A (ko) | 다수의 반도체 칩으로 구성되는 반도체집적회로장치 및 그 반도체 칩 사이의 배선의 형성방법 | |
| JPH0462166B2 (ja) | ||
| JPS629894B2 (ja) | ||
| JPS6039219B2 (ja) | パタ−ン転写用マスクの製造方法 | |
| JPH01214026A (ja) | メサ構造のエッチング方法 | |
| JPH0471331B2 (ja) | ||
| KR970013064A (ko) | 반도체소자의 미세패턴 형성방법 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JPH01302841A (ja) | 半導体装置の配線形成方法 |