JPS6057632A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6057632A JPS6057632A JP58165557A JP16555783A JPS6057632A JP S6057632 A JPS6057632 A JP S6057632A JP 58165557 A JP58165557 A JP 58165557A JP 16555783 A JP16555783 A JP 16555783A JP S6057632 A JPS6057632 A JP S6057632A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist film
- photosensitized
- photo
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体基板上に電極層をフォトレジスト膜の
リフトオフ法によって形成する半導体装置の製造方法に
関するものである。
リフトオフ法によって形成する半導体装置の製造方法に
関するものである。
従来例の構成とその問題点
トランジスタ、集積回路（ＩＣ）などの半導体装置では
、その電極層形成技術のひとつとして、フォトレジスト
膜の除去に伴なって、その開ロバターンの電極層を残す
、いわゆる、リフトオフ法が用いられる。この電極形成
方法は、半導体基板上にフォトレジスト膜を形成したの
ち、このフォトレジスト膜に電極形成用の開ロバターン
を設け、ついで、表面接合保獲膜の二酸化／リコン膜が
あるときは、これに同形の開ロバターンを設けたのち、
全面に電極層、たとえば、アルミニウム蒸着膜を設け、
その後、フォトレジスト膜を除去する際に、同レジスト
膜上のアルミニウム蒸着膜ヲ０１せて除去することによ
って、電極層のパターン形成を行なうものである。
、その電極層形成技術のひとつとして、フォトレジスト
膜の除去に伴なって、その開ロバターンの電極層を残す
、いわゆる、リフトオフ法が用いられる。この電極形成
方法は、半導体基板上にフォトレジスト膜を形成したの
ち、このフォトレジスト膜に電極形成用の開ロバターン
を設け、ついで、表面接合保獲膜の二酸化／リコン膜が
あるときは、これに同形の開ロバターンを設けたのち、
全面に電極層、たとえば、アルミニウム蒸着膜を設け、
その後、フォトレジスト膜を除去する際に、同レジスト
膜上のアルミニウム蒸着膜ヲ０１せて除去することによ
って、電極層のパターン形成を行なうものである。
ところが、かかるリフトオフ法では、通常のフォトレジ
スト膜露光処理、同現像処理おＪ：ひ適当なベーキング
処理を行なうことによって所望の開ロバターンを得た場
合、この開ロバターンは、はとんどの場合に、上方で広
く、下方で狭い側面形状になっている。そして、このよ
うな開１コバターンのレジスト膜でリフトオフ法を適用
するには、レジスト膜を電極層より厚くしないと、確実
なリフトオフを達成することかむっがしくなり、また、
レジスト膜を厚くすれば、開ロバターンの精度が低下す
るという問題点がある。
スト膜露光処理、同現像処理おＪ：ひ適当なベーキング
処理を行なうことによって所望の開ロバターンを得た場
合、この開ロバターンは、はとんどの場合に、上方で広
く、下方で狭い側面形状になっている。そして、このよ
うな開１コバターンのレジスト膜でリフトオフ法を適用
するには、レジスト膜を電極層より厚くしないと、確実
なリフトオフを達成することかむっがしくなり、また、
レジスト膜を厚くすれば、開ロバターンの精度が低下す
るという問題点がある。
発明の目的
本発明は、」二連の従来例にみられた問題点を解消する
もので、リフトオフ法に好適なフォトレジスト膜の形成
技術を与え、これによって、電極層形成の容易な半導体
装置の製造方法を提供するものである。
もので、リフトオフ法に好適なフォトレジスト膜の形成
技術を与え、これによって、電極層形成の容易な半導体
装置の製造方法を提供するものである。
発明の構成
本発明は、要約するに、半導体基板上にネガティブ型フ
ォトレジスト膜を形成したのち、電極形成用フォトマス
クを用いて、前記ネガティブ型フォトレジスト膜を感光
領域に未感光部分の残る光量範囲で露光処理し、前記フ
ォトレジスト膜にオーバーハング状の側面形状の開口部
を形成する工程と、前記開口部および前記７オトレジス
ト膜上に電極層を形成したのち、前記フォトレジスト膜
を除去するリフトオフ工程とをそなえた半導体装置の製
造方法であり、これにより、フォトレジスト膜開口部の
側面形状は、」三方で狭く、下方で広くなり、リフトオ
フによって、同レジスト膜上の電極層を除去するのに好
都合なものになる。
ォトレジスト膜を形成したのち、電極形成用フォトマス
クを用いて、前記ネガティブ型フォトレジスト膜を感光
領域に未感光部分の残る光量範囲で露光処理し、前記フ
ォトレジスト膜にオーバーハング状の側面形状の開口部
を形成する工程と、前記開口部および前記７オトレジス
ト膜上に電極層を形成したのち、前記フォトレジスト膜
を除去するリフトオフ工程とをそなえた半導体装置の製
造方法であり、これにより、フォトレジスト膜開口部の
側面形状は、」三方で狭く、下方で広くなり、リフトオ
フによって、同レジスト膜上の電極層を除去するのに好
都合なものになる。
実施例の説明
第１図〜第４図は、本発明の実施例で、ＮＰＮプレーす
形トランジスタの電極層形成工程を示Ｊ一工程順断面図
である。この図を参照して、以下に、実施例を詳しく述
べる。
形トランジスタの電極層形成工程を示Ｊ一工程順断面図
である。この図を参照して、以下に、実施例を詳しく述
べる。
捷ず、第１図のように、Ｎ−）形エミッタ領域１、Ｐ形
ベース領域２およびＮ形コレクタ領域３をおおって、表
面部に二酸化シリコン膜４を有する半導体基板上に、架
橋型ネガティブフォトレジスト膜５を厚さ約３７１ｍに
形成する。そして、フォトマスク６を介在させて、フォ
トレジスト膜６を紫外線照射によって露光処理する。こ
のとき、紫外線照射時間あるいは紫外線照射強度を制御
して、フォトレジスト膜５の露光量を、通常照射強度の
３０〜６０％に減少させた条件で、同フォトレジスト膜
５０表面側（上方）を感光させ、その底面層（下方）に
未感光部分の残る範囲に規制する。
ベース領域２およびＮ形コレクタ領域３をおおって、表
面部に二酸化シリコン膜４を有する半導体基板上に、架
橋型ネガティブフォトレジスト膜５を厚さ約３７１ｍに
形成する。そして、フォトマスク６を介在させて、フォ
トレジスト膜６を紫外線照射によって露光処理する。こ
のとき、紫外線照射時間あるいは紫外線照射強度を制御
して、フォトレジスト膜５の露光量を、通常照射強度の
３０〜６０％に減少させた条件で、同フォトレジスト膜
５０表面側（上方）を感光させ、その底面層（下方）に
未感光部分の残る範囲に規制する。
こうして、露光量を制御して感光させたフォトレジスト
膜５は、その感光変質（重合硬化）部が断面逆台形にな
り、現像処理後、第２図のように、逆台形断面’ｒ！す
る、いわゆる、オーバーハング状のフォトレジスト膜パ
ターンになる。
膜５は、その感光変質（重合硬化）部が断面逆台形にな
り、現像処理後、第２図のように、逆台形断面’ｒ！す
る、いわゆる、オーバーハング状のフォトレジスト膜パ
ターンになる。
次に、第２図のように、パターン形成したフォトレジス
ト膜６をマスクとして、二酸化ノリコン膜４を同形パタ
ーンに食刻し、電極コンタクト用開口を形成する。
ト膜６をマスクとして、二酸化ノリコン膜４を同形パタ
ーンに食刻し、電極コンタクト用開口を形成する。
ついで、第３図のように、電極層としてのアルミニウム
膜７を蒸着形成する。この場合、アルミニウム膜７は、
電極コンタクト用開口を通じて、半導体基板上のエミッ
タ領域１およびベース領域２０面に接触されるとともに
、フォトレジスト膜５のマスクパターン上へも蒸着堆積
されるが、フォトレジスト膜６のオーパーツ・ング形状
によって、その段差部では、両方のアルミニウム膜が確
実に分離される。そこで、フォトレジスト膜５を、剥離
用液に浸すことにより、剥離用液の浸透性もよく、容易
に剥離除去することができる。
膜７を蒸着形成する。この場合、アルミニウム膜７は、
電極コンタクト用開口を通じて、半導体基板上のエミッ
タ領域１およびベース領域２０面に接触されるとともに
、フォトレジスト膜５のマスクパターン上へも蒸着堆積
されるが、フォトレジスト膜６のオーパーツ・ング形状
によって、その段差部では、両方のアルミニウム膜が確
実に分離される。そこで、フォトレジスト膜５を、剥離
用液に浸すことにより、剥離用液の浸透性もよく、容易
に剥離除去することができる。
こうして、第４図のように、半導体基板上へのアルミニ
ウム膜７による電極層形成が完了（〜、ＮＰＮプレーナ
形トランジスタが得ら扛る。
ウム膜７による電極層形成が完了（〜、ＮＰＮプレーナ
形トランジスタが得ら扛る。
本発明の実施は、プレーナ形トランジスタの製造工程に
限らず、半導体回路素子の多くの場合に、その電極層形
成過程に適用できる。
限らず、半導体回路素子の多くの場合に、その電極層形
成過程に適用できる。
発明の効果
本発明によれば、ネガティブ型フォトレジスト膜に電極
形成相開ロバターンを形成する際に、同フォトレジスト
膜を感光領域に未感光部分の残る光量範囲で露光処理す
ることにより、このフォトレジスト膜を現像処理したと
きに、その開］］部側面がオーパーツ・ング状になり、
したがって、このフォトレジスト膜を電極層形成時のリ
フトオフに利用す几ば、確実、容易に電極層形成が行な
われる０
形成相開ロバターンを形成する際に、同フォトレジスト
膜を感光領域に未感光部分の残る光量範囲で露光処理す
ることにより、このフォトレジスト膜を現像処理したと
きに、その開］］部側面がオーパーツ・ング状になり、
したがって、このフォトレジスト膜を電極層形成時のリ
フトオフに利用す几ば、確実、容易に電極層形成が行な
われる０
第１図ないし第４図は本発明の実施例を示す工程順断面
図である０ １・・・ ・エミッタ領域、２・・・ ベース領域、３
・・・コレクタ領域、４− ・・二酸化シリコン膜、５
・・・・ネガティブ型フォトレジスト膜、６ ・・・フ
ォトマスク、７−・アルミニウム膜。
図である０ １・・・ ・エミッタ領域、２・・・ ベース領域、３
・・・コレクタ領域、４− ・・二酸化シリコン膜、５
・・・・ネガティブ型フォトレジスト膜、６ ・・・フ
ォトマスク、７−・アルミニウム膜。
Claims (1)
- 半導体基板上にネガティブ型７オトレジスト膜を形成し
たのち、電極形成用フォトマスクを用いて、前記ネガテ
ィブ型フォトレジスト膜を感光領域に未感光部分の残る
光量範囲で露光処理し、前記フォトレジスト膜にオーパ
ーツ・ング状の・側面形状の開口部を形成する工程と、
前記開口部および前記フォトレジスト膜上に電極層を形
成したのち、前記フォトレジスト膜を除去するリフトオ
フ工程とをそなえた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165557A JPS6057632A (ja) | 1983-09-08 | 1983-09-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165557A JPS6057632A (ja) | 1983-09-08 | 1983-09-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6057632A true JPS6057632A (ja) | 1985-04-03 |
| JPH0410738B2 JPH0410738B2 (ja) | 1992-02-26 |
Family
ID=15814621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58165557A Granted JPS6057632A (ja) | 1983-09-08 | 1983-09-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057632A (ja) |
-
1983
- 1983-09-08 JP JP58165557A patent/JPS6057632A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0410738B2 (ja) | 1992-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4403151A (en) | Method of forming patterns | |
| JPS6323657B2 (ja) | ||
| JPH04115515A (ja) | パターン形成方法 | |
| JPH0496065A (ja) | レチクル | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| JPH04348030A (ja) | 傾斜エッチング法 | |
| US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JPS62245251A (ja) | レジストパタ−ン形成方法 | |
| US6372658B1 (en) | Reducing contamination induced scumming, for semiconductor device, by ashing | |
| JPH0410738B2 (ja) | ||
| US6309804B1 (en) | Reducing contamination induced scumming, for semiconductor device, by acid treatment | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| KR20030000475A (ko) | 패턴 형성 방법 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JPS5828735B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPS6156867B2 (ja) | ||
| KR100239435B1 (ko) | 반도체 소자의 제조 방법 | |
| KR980010603A (ko) | 포토마스크 제조방법 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JPS5968744A (ja) | フオトマスクの製造方法 | |
| TW200407677A (en) | Reticle and method for manufacturing semiconductor device using the same | |
| JPS5896737A (ja) | 半導体装置の製造方法 |