JPH04107847A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04107847A JPH04107847A JP2226035A JP22603590A JPH04107847A JP H04107847 A JPH04107847 A JP H04107847A JP 2226035 A JP2226035 A JP 2226035A JP 22603590 A JP22603590 A JP 22603590A JP H04107847 A JPH04107847 A JP H04107847A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- substrate
- resin
- sealing resin
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体チップが集合されたウェハを封止する半導体装置
に関し、 ウェハスケールで薄形かつ低コストを図ることを目的と
し、 所定の半導体チップが集合された所定形状のウェハを、
バンプにより基板上の導体パターンに実装する半導体装
置において、前記基板上に実装された前記ウェハを、該
ウェハの周辺部のみを封止樹脂により封止する構成とす
る。
に関し、 ウェハスケールで薄形かつ低コストを図ることを目的と
し、 所定の半導体チップが集合された所定形状のウェハを、
バンプにより基板上の導体パターンに実装する半導体装
置において、前記基板上に実装された前記ウェハを、該
ウェハの周辺部のみを封止樹脂により封止する構成とす
る。
本発明は、半導体チップが集合されたウェハを封止する
半導体装置に関する。
半導体装置に関する。
近年、半導体デバイスの高密度実装が注目され、その一
つとしてウェハスケールの半導体装置の実用化が進んで
いる。そのため、封止対象が大きく、新たな方法で封止
を行う必要がある。
つとしてウェハスケールの半導体装置の実用化が進んで
いる。そのため、封止対象が大きく、新たな方法で封止
を行う必要がある。
第３図に、従来のウェハスケール半導体装置の構成断面
図を示す。第３図（Ａ）において、半導体装置ｌＡは、
複数の半導体チップが集合しているウェハ２が基板３上
に接着剤（又は接着テープ）４により接着されて搭載さ
れる。また、ウェハ２上の端子部分（ポンディングパッ
ド）と基板３上の導体パターン５との間でワイヤ６によ
りボンディングが行われている。この導体パターン５の
端部に外部リード（又コネクタ）７が接続される。そし
て、ウェハ２を、プラスチック又はアルマイトの蓋部８
が接着剤９により気密封止するものである。
図を示す。第３図（Ａ）において、半導体装置ｌＡは、
複数の半導体チップが集合しているウェハ２が基板３上
に接着剤（又は接着テープ）４により接着されて搭載さ
れる。また、ウェハ２上の端子部分（ポンディングパッ
ド）と基板３上の導体パターン５との間でワイヤ６によ
りボンディングが行われている。この導体パターン５の
端部に外部リード（又コネクタ）７が接続される。そし
て、ウェハ２を、プラスチック又はアルマイトの蓋部８
が接着剤９により気密封止するものである。
一方、第３図（Ｂ）における半導体装置１．は、第３図
（Ａ）と同様のウェハ２のパターン面上の電極又は基板
３上の導体パターン５上にバンプｌＯがそれぞれ形成さ
れ、該ウェハ２と導体パターン５とが電気的に接続され
ている。また、導体パターン５の端部に外部リード（又
はコネクタ）７が接続される。そして、ウェハ２上に絶
縁性の封圧樹脂１】により全体が封止される。
（Ａ）と同様のウェハ２のパターン面上の電極又は基板
３上の導体パターン５上にバンプｌＯがそれぞれ形成さ
れ、該ウェハ２と導体パターン５とが電気的に接続され
ている。また、導体パターン５の端部に外部リード（又
はコネクタ）７が接続される。そして、ウェハ２上に絶
縁性の封圧樹脂１】により全体が封止される。
しかし、第３図（Ａ）に示すようなウェハスケールの半
導体装置ＩＡでは、蓋部８によりウェハ２を封止するこ
とから、装置全体の厚みが増して高密度実装に不向きで
あると共に、コスト高になるという問題がある。
導体装置ＩＡでは、蓋部８によりウェハ２を封止するこ
とから、装置全体の厚みが増して高密度実装に不向きで
あると共に、コスト高になるという問題がある。
また、第３図（Ｂ）に示すようなウェハスケールの半導
体装置１．では、厚みは増えないが、ウェハ２全体を封
止樹脂１１により封止していることから、樹脂硬化時の
収縮によるウェハ２への機械的ストレスを惹起し、破損
を招く危険性を有するという問題がある。
体装置１．では、厚みは増えないが、ウェハ２全体を封
止樹脂１１により封止していることから、樹脂硬化時の
収縮によるウェハ２への機械的ストレスを惹起し、破損
を招く危険性を有するという問題がある。
そこで、本発明は上記課題に鑑みなされたもので、ウェ
ハスケールで薄形かつ低コストを図る半導体装置を提供
することを目的とする。
ハスケールで薄形かつ低コストを図る半導体装置を提供
することを目的とする。
上記課題は、所定の半導体チップが集合された所定形状
のウェハを、バンプにより基板上の導体パターンに実装
する半導体装置において、前記基板上に実装された前記
ウェハを、該ウェハの周辺部のみを封止樹脂により封止
することにより解決される。
のウェハを、バンプにより基板上の導体パターンに実装
する半導体装置において、前記基板上に実装された前記
ウェハを、該ウェハの周辺部のみを封止樹脂により封止
することにより解決される。
上述のように、基板上にバンプにより実装されたウェハ
の周辺部のみを封止樹脂により封止している。これによ
り、ウェハと基板の気密性が保たれる。また、封止後に
樹脂の収縮があっても、ウェハの収縮部のみに収縮力が
作用して、該ウェハの中心部分に該収縮力による影響を
与えず、薄形、かつ低コストとすることが可能となる。
の周辺部のみを封止樹脂により封止している。これによ
り、ウェハと基板の気密性が保たれる。また、封止後に
樹脂の収縮があっても、ウェハの収縮部のみに収縮力が
作用して、該ウェハの中心部分に該収縮力による影響を
与えず、薄形、かつ低コストとすることが可能となる。
第１図に本発明の一実施例の構成図を示し、第２図に第
１図の平面図を示す。なお、第３図と同一構成部分には
同一符号を付す。
１図の平面図を示す。なお、第３図と同一構成部分には
同一符号を付す。
図中、半導体装置１ｃにおいて、２は所定の電気回路を
形成した半導体チップが集合されたウェハであり、例え
ば６インチ、８インチ大等の円又は四角形状のものであ
る。
形成した半導体チップが集合されたウェハであり、例え
ば６インチ、８インチ大等の円又は四角形状のものであ
る。
３は基板であり、ウェハ２を形成するシリコンの熱膨張
係数に近似する係数を有する５ｉＣ（炭化珪素）を積層
したセラミック基板である。なお、ガラスエポキシ等の
樹脂系の基板であってもよい。
係数に近似する係数を有する５ｉＣ（炭化珪素）を積層
したセラミック基板である。なお、ガラスエポキシ等の
樹脂系の基板であってもよい。
１０ははんだ又は金等のバンプであり、ウェハ２の回路
上の電極又は基板３上に形成された所定の導体パターン
５に設けられ、ウェハ２が基板３上にフェイスダウンに
より面実装される。この導体パターン５は、基板３上に
高精度にバターニングされた薄膜で、バンプ１０の位置
精度とのマツチングか図られる。また、該導体パターン
５の一端には外部リード７がはんだ等によりそれぞれ接
続される。なお、外部リード７の代りにコネクタ等を接
続してもよい。
上の電極又は基板３上に形成された所定の導体パターン
５に設けられ、ウェハ２が基板３上にフェイスダウンに
より面実装される。この導体パターン５は、基板３上に
高精度にバターニングされた薄膜で、バンプ１０の位置
精度とのマツチングか図られる。また、該導体パターン
５の一端には外部リード７がはんだ等によりそれぞれ接
続される。なお、外部リード７の代りにコネクタ等を接
続してもよい。
１１は封止樹脂であり、基板３上に実装されたウェハ２
の周辺部と該基板３とに塗布して封止する。この封止樹
脂１１は、例えばチクソ性（チクソトロビック）に優れ
た充填剤入りのシリコーン樹脂であり、Ｘ−Ｙ駆動形の
定量吐出装置により、ウェハ２の周辺部に塗布する。
の周辺部と該基板３とに塗布して封止する。この封止樹
脂１１は、例えばチクソ性（チクソトロビック）に優れ
た充填剤入りのシリコーン樹脂であり、Ｘ−Ｙ駆動形の
定量吐出装置により、ウェハ２の周辺部に塗布する。
このような半導体装置１ｃは、封止樹脂１】の硬化時に
収縮を生じてもウェハ２の周辺部のみに収縮力が作用し
、ウェハ２の中心部を含む大部分の領域は収縮力の影響
を受けることがない。また、封止樹脂１１をウェハ２の
周辺部のみに塗布することから、装置全体として薄形と
なり、低コスト化を図ることができる。さらに、このよ
うな樹脂封止により、ウェハ２と基板３との間の空間の
気密性が保たれ、信頼性を高くすることができる。
収縮を生じてもウェハ２の周辺部のみに収縮力が作用し
、ウェハ２の中心部を含む大部分の領域は収縮力の影響
を受けることがない。また、封止樹脂１１をウェハ２の
周辺部のみに塗布することから、装置全体として薄形と
なり、低コスト化を図ることができる。さらに、このよ
うな樹脂封止により、ウェハ２と基板３との間の空間の
気密性が保たれ、信頼性を高くすることができる。
以上のように本発明によれば、基板上に実装されたウェ
ハの周辺部のみを樹脂封止することにより、ウェハスケ
ールの半導体装置を薄形かつ低コストで高信頼性とする
ことができる。
ハの周辺部のみを樹脂封止することにより、ウェハスケ
ールの半導体装置を薄形かつ低コストで高信頼性とする
ことができる。
図において、
ＬＡ、ＩＩ、ＩＣは半導体装置、
２はウェハ、
３は基板、
５は導体パターン、
７は外部リード、
１０はバンプ、
１１は封止樹脂
を示す。
Claims (1)
- 【特許請求の範囲】 所定の半導体チップが集合された所定形状のウェハ（２
）を、バンプ（５）により基板（３）上の導体パターン
（５）に実装する半導体装置において、 前記基板（３）上に実装された前記ウェハ （２）を、該ウェハ（２）の周辺部のみを封止樹脂（１
１）により封止することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2226035A JPH04107847A (ja) | 1990-08-27 | 1990-08-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2226035A JPH04107847A (ja) | 1990-08-27 | 1990-08-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04107847A true JPH04107847A (ja) | 1992-04-09 |
Family
ID=16838756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2226035A Pending JPH04107847A (ja) | 1990-08-27 | 1990-08-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04107847A (ja) |
-
1990
- 1990-08-27 JP JP2226035A patent/JPH04107847A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| KR900008665B1 (ko) | 반도체장치의 제조방법 | |
| JP3128878B2 (ja) | 半導体装置 | |
| JP2003116066A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
| JPH01503184A (ja) | 集積回路装置パッケージ | |
| US7129572B2 (en) | Submember mounted on a chip of electrical device for electrical connection | |
| JP2664259B2 (ja) | 半導体装置パッケージ及びその製造方法 | |
| JPH10256470A (ja) | 半導体装置 | |
| KR20010060214A (ko) | 수지봉입형 반도체장치 및 이를 포함한 액정표시모듈 | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| US20020125564A1 (en) | Semiconductor device reinforced by a highly elastic member made of a synthetic resin | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6394645A (ja) | 電子装置 | |
| US6987313B2 (en) | Semiconductor device | |
| JPH03108744A (ja) | 樹脂封止型半導体装置 | |
| KR101868760B1 (ko) | 홀 센서의 제조 방법 및 홀 센서와 렌즈 모듈 | |
| JPH04107847A (ja) | 半導体装置 | |
| JPH01192125A (ja) | 半導体装置の実装構造 | |
| JP2001094046A (ja) | 半導体装置 | |
| JP2004340730A (ja) | 半導体装置及びその製造方法 | |
| JPH05326618A (ja) | 半導体装置 | |
| JPH05267503A (ja) | 半導体装置 | |
| JPS6148952A (ja) | 半導体装置 | |
| JPS61240664A (ja) | 半導体装置 | |
| JPH0661371A (ja) | 半導体装置 |