JPH04108495A - 洗濯機の運転制御装置 - Google Patents
洗濯機の運転制御装置Info
- Publication number
- JPH04108495A JPH04108495A JP2226916A JP22691690A JPH04108495A JP H04108495 A JPH04108495 A JP H04108495A JP 2226916 A JP2226916 A JP 2226916A JP 22691690 A JP22691690 A JP 22691690A JP H04108495 A JPH04108495 A JP H04108495A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- data
- sub
- transfer
- command signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Washing Machine And Dryer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、ホストマイクロコンピュータと、このホスト
マイクロコンピュータからのシリアルデータ転送に応じ
て動作するサブマイクロコンピュータとを備え、これら
により洗濯機モータ等の負荷機器を駆動制御して洗濯運
転を制御する洗濯機の運転制御装置に関する。
マイクロコンピュータからのシリアルデータ転送に応じ
て動作するサブマイクロコンピュータとを備え、これら
により洗濯機モータ等の負荷機器を駆動制御して洗濯運
転を制御する洗濯機の運転制御装置に関する。
(従来の技術)
洗濯機では、マイクロコンピュータを含んで構成された
運転制御回路を備え、このマイクロコンピュータの動作
に基づいて洗濯機モータ等の各種負荷機器を制御して洗
濯運転を制御するようにしている。この場合、マイクロ
コンピュータは一つ設けられているのが普通である。
運転制御回路を備え、このマイクロコンピュータの動作
に基づいて洗濯機モータ等の各種負荷機器を制御して洗
濯運転を制御するようにしている。この場合、マイクロ
コンピュータは一つ設けられているのが普通である。
ところで、洗濯機に用いられる1チツプマイクロコンピ
ユータは、その端子数およびメモリ容量の増加に従って
累進的にコストが高くなる事情があり、最近では、複数
例えば2個のマイクロコンピュータを用いる構成として
コストの低廉化を図ることが行われている。この場合、
ホストマイクロコンピュータは、一部の負荷機器を制御
すると共ニ、サブマイクロコンピュータに残る負荷機器
を制御するためのデータを出力するようになっている。
ユータは、その端子数およびメモリ容量の増加に従って
累進的にコストが高くなる事情があり、最近では、複数
例えば2個のマイクロコンピュータを用いる構成として
コストの低廉化を図ることが行われている。この場合、
ホストマイクロコンピュータは、一部の負荷機器を制御
すると共ニ、サブマイクロコンピュータに残る負荷機器
を制御するためのデータを出力するようになっている。
そして、このサブマイクロコンビコータは、ホストマイ
クロコンピュータからのデータに基づいて残る負荷機器
を制御するようになっている。
クロコンピュータからのデータに基づいて残る負荷機器
を制御するようになっている。
この場合上記制御指令は、シリアルに転送される。
(発明が解決しようとする課題)
ところで、ホストマイクロコンピュータから制御用のデ
ータを転送するについては、間欠的に転送することが考
えられおり、これにより、ホストマイクロコンピュータ
はデータの非転送時間帯にて他の処理をできることにな
って便利である。
ータを転送するについては、間欠的に転送することが考
えられおり、これにより、ホストマイクロコンピュータ
はデータの非転送時間帯にて他の処理をできることにな
って便利である。
この場合、ホストマイクロコンピュータは8ビツト分の
データを出力し、サブマイクロコンピュータは、このデ
ータを、データクロックのタイミングにて1ビツトづつ
読み取り、8ビット読み込んだところで、この8ビツト
のデータをホストマイクロコンピュータからの一つの指
令として取り込むようにする。
データを出力し、サブマイクロコンピュータは、このデ
ータを、データクロックのタイミングにて1ビツトづつ
読み取り、8ビット読み込んだところで、この8ビツト
のデータをホストマイクロコンピュータからの一つの指
令として取り込むようにする。
ところで、ホストマイクロコンピュータからのデータ転
送中に、両マイクロコンピュータ間の通信ラインにノイ
ズが侵入したとか、あるいは該ホストマイクロコンピュ
ータに出力異常が発生した場合に、複数ビット分のデー
タが欠落したり誤データが侵入したりすることがある。
送中に、両マイクロコンピュータ間の通信ラインにノイ
ズが侵入したとか、あるいは該ホストマイクロコンピュ
ータに出力異常が発生した場合に、複数ビット分のデー
タが欠落したり誤データが侵入したりすることがある。
この場合、次の不具合が生じる。すなわち、仮に、現時
点て本来8ビット分転送されるデータのビット数が5ビ
ツト分で切れてしまったとすると、ホストマイクロコン
ピュータは次回の転送データの初めの3ビツトまでを読
み込んだときに一つの指令として取り込む。そして、残
る5ビツト分と、次回の3ビツト分のデータとでさらに
一つの指令として取り込む。このようにして読み取り誤
差を繰り返すおそれがある。この結果、洗濯機モータ等
の負荷機器の制御に異常を来す。
点て本来8ビット分転送されるデータのビット数が5ビ
ツト分で切れてしまったとすると、ホストマイクロコン
ピュータは次回の転送データの初めの3ビツトまでを読
み込んだときに一つの指令として取り込む。そして、残
る5ビツト分と、次回の3ビツト分のデータとでさらに
一つの指令として取り込む。このようにして読み取り誤
差を繰り返すおそれがある。この結果、洗濯機モータ等
の負荷機器の制御に異常を来す。
本発明は、上記事情に鑑みてなされたものであり、その
目的は、マイクロコンピュータを複数備えることでコス
トの低廉化を図り得ることはもとより、ホストマイクロ
コンピュータからサブマイクロコンピュータへのデータ
転送について一時的に転送不良が発生した場合でも、サ
ブマイクロコンピュータにおけるデータの読み取りが速
やかに正常状態に復帰するようになる洗濯機の運転制御
装置を提供するにある。
目的は、マイクロコンピュータを複数備えることでコス
トの低廉化を図り得ることはもとより、ホストマイクロ
コンピュータからサブマイクロコンピュータへのデータ
転送について一時的に転送不良が発生した場合でも、サ
ブマイクロコンピュータにおけるデータの読み取りが速
やかに正常状態に復帰するようになる洗濯機の運転制御
装置を提供するにある。
[発明の構成]
(課題を解決するための手段)
本発明の洗濯機の運転制御装置は、ホストマイクロコン
ピュータと、サブマイクロコンピュータとを備え、前記
ホストマイクロコンビ二一夕の所定のデータ出力ポート
からサブマイクロコンピュータの所定のデータ入力ポー
トに逐次データをシリアルに転送し、サブマイクロコン
ピュータはそのデータに基づいて洗濯機モータ等の負荷
機器を駆動制御して洗濯運転を制御するものであって、
前記ホストマイクロコンピュータは前記データ転送に先
立って転送準備指令信号を前記データ出力ポート以外の
所定の出力ポートから前記サブマイクロコンピュータの
前記データ入力ポート以外の入力ポートに転送するよう
に構成され、且つ、前記サブマイクロコンピュータは前
記転送準備指令信号が与えられるとこれ以後の入力デー
タを読み取るように構成されているところに特徴を有す
る。
ピュータと、サブマイクロコンピュータとを備え、前記
ホストマイクロコンビ二一夕の所定のデータ出力ポート
からサブマイクロコンピュータの所定のデータ入力ポー
トに逐次データをシリアルに転送し、サブマイクロコン
ピュータはそのデータに基づいて洗濯機モータ等の負荷
機器を駆動制御して洗濯運転を制御するものであって、
前記ホストマイクロコンピュータは前記データ転送に先
立って転送準備指令信号を前記データ出力ポート以外の
所定の出力ポートから前記サブマイクロコンピュータの
前記データ入力ポート以外の入力ポートに転送するよう
に構成され、且つ、前記サブマイクロコンピュータは前
記転送準備指令信号が与えられるとこれ以後の入力デー
タを読み取るように構成されているところに特徴を有す
る。
(作用)
上記手段によれば、ホストマイクロコンピュータはデー
タの出力に先立って転送準備指令信号をサブマイクロコ
ンピュータに出力する。すると、サブマイクロコンピュ
ータは、これ以後の入力データを読み取る。しかして、
ホストマイクロコンピュータは上記転送準備指令信号の
出力後にデータ出力ポートからサブマイクロコンピュー
タのデータ入力ポートにデータを転送し、サブマイクロ
コンピュータでは、このデータを読み取る。
タの出力に先立って転送準備指令信号をサブマイクロコ
ンピュータに出力する。すると、サブマイクロコンピュ
ータは、これ以後の入力データを読み取る。しかして、
ホストマイクロコンピュータは上記転送準備指令信号の
出力後にデータ出力ポートからサブマイクロコンピュー
タのデータ入力ポートにデータを転送し、サブマイクロ
コンピュータでは、このデータを読み取る。
ここで、何等かの原因でホストマイクロコンピュータか
らの転送データに欠落があったり誤データが侵入した場
合、このデータはサブマイクロコンピュータにて読み込
まれるが、次回に転送準備指令信号が入力されるとこれ
以後のデータを読み取るから、前回分のデータは今回の
データによってキャンセルされることになり、サブマイ
クロコンピュータにおけるデータの読み取りが速やかに
正常状態に復帰することになる。
らの転送データに欠落があったり誤データが侵入した場
合、このデータはサブマイクロコンピュータにて読み込
まれるが、次回に転送準備指令信号が入力されるとこれ
以後のデータを読み取るから、前回分のデータは今回の
データによってキャンセルされることになり、サブマイ
クロコンピュータにおけるデータの読み取りが速やかに
正常状態に復帰することになる。
(実施例)
以下、本発明の一実施例につき図面を参照しながら説明
する。
する。
第1図には、脱水兼用洗濯機の電気的構成を示している
。ホストマイクロコンピュータ1は洗濯運転全般の制御
を行なうものであり、このホストマイクロコンピュータ
1には、−時停止兼用のスタートスイッチやコース選択
スイッチ等の各種スイッチ2からの入力の他、周知の蓋
スィッチ3および水位センサ4からの入力が与えられる
ようになっている。そして、このホストマイクロコンピ
ュータ1はこれらの入力に基づき内部の運転制御プログ
ラムに従って給水弁5および排水弁6を駆動回路7を介
して制御すると共に、表示部8およびブザー9を制御し
、さらには、サブマイクロコンピュータ10に制御指令
および制御データを転送する。
。ホストマイクロコンピュータ1は洗濯運転全般の制御
を行なうものであり、このホストマイクロコンピュータ
1には、−時停止兼用のスタートスイッチやコース選択
スイッチ等の各種スイッチ2からの入力の他、周知の蓋
スィッチ3および水位センサ4からの入力が与えられる
ようになっている。そして、このホストマイクロコンピ
ュータ1はこれらの入力に基づき内部の運転制御プログ
ラムに従って給水弁5および排水弁6を駆動回路7を介
して制御すると共に、表示部8およびブザー9を制御し
、さらには、サブマイクロコンピュータ10に制御指令
および制御データを転送する。
ホストマイクロコンピュータ1の出力ポートOa、Ob
、Oc、Odさらに入力ポートI eは、それぞれサブ
マイクロコンピュータ10の入力ポートIa、Ib、I
c、Idおよび出力ポートOeに接続されている。
、Oc、Odさらに入力ポートI eは、それぞれサブ
マイクロコンピュータ10の入力ポートIa、Ib、I
c、Idおよび出力ポートOeに接続されている。
サブマイクロコンピュータ10は入力ポートIdに与え
られるデータをモータ制御指令として読み取り、これに
基づき洗濯機モータ11を駆動回路12を介して駆動制
御するようになっている。
られるデータをモータ制御指令として読み取り、これに
基づき洗濯機モータ11を駆動回路12を介して駆動制
御するようになっている。
さて、両マイクロコンピュータ1,10間のデータ転送
について述べる。
について述べる。
ホストマイクロコンピュータ1は、第2図に示すように
データ出力ポートOdから間欠的例えば100m5ec
周期にてデータDを出力すると共に同タイミングにて出
力ポートOcからクロックを出力するようになっており
、この場合、このデータDの出力に先立ち例えば20
m see前に出力ポートobから転送準備指令信号S
j(立ち上がり変化をいう)を出力し、その20 m
see後に、同出力ポートObからデータ転送開始指令
信号Sk(立ち下がり変化をいう)を出力する。前記デ
ータDおよびクロックはこのデータ転送開始信号Skと
同期して出力される。
データ出力ポートOdから間欠的例えば100m5ec
周期にてデータDを出力すると共に同タイミングにて出
力ポートOcからクロックを出力するようになっており
、この場合、このデータDの出力に先立ち例えば20
m see前に出力ポートobから転送準備指令信号S
j(立ち上がり変化をいう)を出力し、その20 m
see後に、同出力ポートObからデータ転送開始指令
信号Sk(立ち下がり変化をいう)を出力する。前記デ
ータDおよびクロックはこのデータ転送開始信号Skと
同期して出力される。
サブマイクロコンピュータ10は、前記転送準備指令信
号Sjが与えられると、これ以後の入力データDを読み
取るように構成されている。従って前回のデータDは今
回の転送準備指令信号Sjに引き続くデータDによって
キャンセルされることになる。この場合、サブマイクロ
コンピュータ10は入力データDを読み取って入力クロ
ックのタイミングにて8ビツトのコードデータ、すなわ
ち一つの指令として取り込むようになっている。
号Sjが与えられると、これ以後の入力データDを読み
取るように構成されている。従って前回のデータDは今
回の転送準備指令信号Sjに引き続くデータDによって
キャンセルされることになる。この場合、サブマイクロ
コンピュータ10は入力データDを読み取って入力クロ
ックのタイミングにて8ビツトのコードデータ、すなわ
ち一つの指令として取り込むようになっている。
この読み取られたデータDはサブマイクロコンピュータ
10内部メモリの第1の記憶部に記憶されると共に、前
回のデータDが第2の記憶部に記憶される。そして、こ
の指令内容に応じて洗濯機モータの運転についてのスタ
ート・ストップ、速度変更、正逆タイミングを制御する
。なお、ホストマイクロコンピュータ1は、指令内容を
変化するまでは同じ指令内容のデータDを上述した周期
で繰り返し間欠的に転送するものであり、サブマイクロ
コンピュータ10では、その指令内容の切り替わりを判
定するようになっていると共に、ホストマイクロコンピ
ュータ1ではデータDの転送が確実に成された否かを判
定するようになっており、それらの判定機能と共に、本
実施例の作用について述べる。
10内部メモリの第1の記憶部に記憶されると共に、前
回のデータDが第2の記憶部に記憶される。そして、こ
の指令内容に応じて洗濯機モータの運転についてのスタ
ート・ストップ、速度変更、正逆タイミングを制御する
。なお、ホストマイクロコンピュータ1は、指令内容を
変化するまでは同じ指令内容のデータDを上述した周期
で繰り返し間欠的に転送するものであり、サブマイクロ
コンピュータ10では、その指令内容の切り替わりを判
定するようになっていると共に、ホストマイクロコンピ
ュータ1ではデータDの転送が確実に成された否かを判
定するようになっており、それらの判定機能と共に、本
実施例の作用について述べる。
すなわち、前回、ホストマイクロコンピュータ1からデ
ータDの内容として例えばストップ用データ「AO」が
与えられたとし、今回、データDの内容としてスタート
用データ「9F」が転送されるものとする。しかして、
ホストマイクロコンピュータ1は、データD出力前(2
0msec前)の時点taにて転送準備指令信号Sjを
出力する。
ータDの内容として例えばストップ用データ「AO」が
与えられたとし、今回、データDの内容としてスタート
用データ「9F」が転送されるものとする。しかして、
ホストマイクロコンピュータ1は、データD出力前(2
0msec前)の時点taにて転送準備指令信号Sjを
出力する。
サブマイクロコンピュータ10はその入力ポートIbに
転送準備指令信号Sjが入力されると、これ以後のデー
タDを読み込む。しかして、ホストマイクロコンピュー
タ1は、tbのタイミングで転送開始指令信号Skを出
力すると同時に、データ出力ポートOdからデータD(
内容はr9FJ)を、出力ポートOcから8ビット分の
クロックを出力する。しかして、サブマイクロコンピュ
ータ10は今回のデータD (r9FJ )をクロック
と共に読み込んで第1の記憶部に記憶し、それまで第1
の記憶部に記憶されていたデータD (AO)は第2の
記憶部に移す。この第2の記憶部にあった前前回のデー
タD (rAOJ )は、前記転送開始指令信号Skの
入力と同時にを出力ポートOeからホストマイクロコン
ピュータ1の入力ポートreに出力する。そして、次の
タイミングtcになると、ホストマイクロコンピュータ
1から転送準備指令信号Sjが出力され、次のタイミン
グtdにて転送開始指令信号Sk、データD(r9FJ
)、クロックが出力され、上述と同様の制御が実行され
る。
転送準備指令信号Sjが入力されると、これ以後のデー
タDを読み込む。しかして、ホストマイクロコンピュー
タ1は、tbのタイミングで転送開始指令信号Skを出
力すると同時に、データ出力ポートOdからデータD(
内容はr9FJ)を、出力ポートOcから8ビット分の
クロックを出力する。しかして、サブマイクロコンピュ
ータ10は今回のデータD (r9FJ )をクロック
と共に読み込んで第1の記憶部に記憶し、それまで第1
の記憶部に記憶されていたデータD (AO)は第2の
記憶部に移す。この第2の記憶部にあった前前回のデー
タD (rAOJ )は、前記転送開始指令信号Skの
入力と同時にを出力ポートOeからホストマイクロコン
ピュータ1の入力ポートreに出力する。そして、次の
タイミングtcになると、ホストマイクロコンピュータ
1から転送準備指令信号Sjが出力され、次のタイミン
グtdにて転送開始指令信号Sk、データD(r9FJ
)、クロックが出力され、上述と同様の制御が実行され
る。
しかして、サブマイクロコンピュータ10は今回のデー
タDと前回のデータDとが一致すれば、ホストマイクロ
コンピュータ1からの指令内容が切り替わったと判断し
、そして、マイクロコンピュータ1はサブマイクロコン
ピュータ10からの転送データDが前回のものと一致す
れば(この場合4回目で一致する)、ホストマイクロコ
ンピュータ1からのデータ転送が確実になされたと判断
する。
タDと前回のデータDとが一致すれば、ホストマイクロ
コンピュータ1からの指令内容が切り替わったと判断し
、そして、マイクロコンピュータ1はサブマイクロコン
ピュータ10からの転送データDが前回のものと一致す
れば(この場合4回目で一致する)、ホストマイクロコ
ンピュータ1からのデータ転送が確実になされたと判断
する。
ここで、何等かの原因でホストマイクロコンピュータ1
からの転送データDに欠落があったり誤データが侵入し
た場合、このデータDはサブマイクロコンピュータ10
にて読み込まれるが、次回に転送準備指令信号Sjが入
力されるとこれ以後のデータDを読み取るから、前回分
のデータDは今回のデータDによってキャンセルされる
ことになり、サブマイクロコンピュータ10におけるデ
ータDの読み取りが速やかに正常状態に復帰することに
なる。すなわち、1回当たりのデータのビット数が何等
かの原因によって正規の8ビット分でなくて半端なビッ
ト数となった場合、この実施例において転送準備指令信
号Sjがないとすると、各デー70間の区切りがなくて
、サブマイクロコンピュータ10は、今回のデータのう
ち前回のデータの不足ビット数分のデータまでを一つの
指令として読み込み、以後、このような誤読み込みが続
くが、本実施例では転送準備指令信号Sjがサブマイク
ロコンピュータ10に与えられると、サブマイクロコン
ピュータ10はこれ以後のデータを読み込むから、その
ような不具合は発生しない。
からの転送データDに欠落があったり誤データが侵入し
た場合、このデータDはサブマイクロコンピュータ10
にて読み込まれるが、次回に転送準備指令信号Sjが入
力されるとこれ以後のデータDを読み取るから、前回分
のデータDは今回のデータDによってキャンセルされる
ことになり、サブマイクロコンピュータ10におけるデ
ータDの読み取りが速やかに正常状態に復帰することに
なる。すなわち、1回当たりのデータのビット数が何等
かの原因によって正規の8ビット分でなくて半端なビッ
ト数となった場合、この実施例において転送準備指令信
号Sjがないとすると、各デー70間の区切りがなくて
、サブマイクロコンピュータ10は、今回のデータのう
ち前回のデータの不足ビット数分のデータまでを一つの
指令として読み込み、以後、このような誤読み込みが続
くが、本実施例では転送準備指令信号Sjがサブマイク
ロコンピュータ10に与えられると、サブマイクロコン
ピュータ10はこれ以後のデータを読み込むから、その
ような不具合は発生しない。
よってサブマイクロコンピュータ10に制御すべき洗濯
機モータが異常に動作するようなことをなくし得る。
機モータが異常に動作するようなことをなくし得る。
また、ホストマイクロコンピュータ1は転送準備指令信
号Sjおよび転送開始指令信号SkさらにはデータDを
間欠的に転送するから、非転送時間帯において他の処理
を行なうことができ、ホストマイクロコンピュータ1に
おける処理能力がアップする。
号Sjおよび転送開始指令信号SkさらにはデータDを
間欠的に転送するから、非転送時間帯において他の処理
を行なうことができ、ホストマイクロコンピュータ1に
おける処理能力がアップする。
特に上記実施例によれば、転送準備指令信号Sjと転送
開始指令信号Skとを共通の信号ラインにて転送するよ
うにしているので、回路構成の単純化に寄与できる。
開始指令信号Skとを共通の信号ラインにて転送するよ
うにしているので、回路構成の単純化に寄与できる。
[発明の効果コ
本発明は以上の説明から明らかなように、ホストマイク
ロコンピュータと、サブマイクロコンピュータとを備え
、前記ホストマイクロコンピュータの所定のデータ出力
ポートからサブマイクロコンピュータの所定のデータ入
力ポートに逐次データをシリアルに転送し、サブマイク
ロコンピュータはそのデータに基づいて洗濯機モータ等
の負荷機器を駆動制御して洗濯運転を制御するものであ
って、前記ホストマイクロコンピュータは前記データ転
送に先立って転送準備指令信号を前記データ出力ポート
以外の所定の出力ポートから前記サブマイクロコンピュ
ータの前記データ入力ポート以外の入力ポートに転送す
るように構成され、且つ、前記サブマイクロコンピュー
タは前記転送準備指令信号が与えられるとこれ以後の入
力データを読み取るように構成されていることを特徴と
するものであり、これにて、マイクロコンピュータを複
数備えることでコストの低廉化を図り得ることはもとよ
り、ホストマイクロコンピュータにおける処理能力のア
ップを図り得ることができ、しかも、ホストマイクロコ
ンピュータからサブマイクロコンピュータへのデータ転
送について一時的に転送不良が発生した場合でも、サブ
マイクロコンピュータにおけるデータの読み取りが速や
かに正常状態に復帰するようになり、よってサブマイク
ロコンピュータによって制御すべき負荷機器が異常に動
作するようなことをなくし得るという優れた効果を奏す
る。
ロコンピュータと、サブマイクロコンピュータとを備え
、前記ホストマイクロコンピュータの所定のデータ出力
ポートからサブマイクロコンピュータの所定のデータ入
力ポートに逐次データをシリアルに転送し、サブマイク
ロコンピュータはそのデータに基づいて洗濯機モータ等
の負荷機器を駆動制御して洗濯運転を制御するものであ
って、前記ホストマイクロコンピュータは前記データ転
送に先立って転送準備指令信号を前記データ出力ポート
以外の所定の出力ポートから前記サブマイクロコンピュ
ータの前記データ入力ポート以外の入力ポートに転送す
るように構成され、且つ、前記サブマイクロコンピュー
タは前記転送準備指令信号が与えられるとこれ以後の入
力データを読み取るように構成されていることを特徴と
するものであり、これにて、マイクロコンピュータを複
数備えることでコストの低廉化を図り得ることはもとよ
り、ホストマイクロコンピュータにおける処理能力のア
ップを図り得ることができ、しかも、ホストマイクロコ
ンピュータからサブマイクロコンピュータへのデータ転
送について一時的に転送不良が発生した場合でも、サブ
マイクロコンピュータにおけるデータの読み取りが速や
かに正常状態に復帰するようになり、よってサブマイク
ロコンピュータによって制御すべき負荷機器が異常に動
作するようなことをなくし得るという優れた効果を奏す
る。
図面は本発明の一実施例を示すもので、第1図は電気的
構成を示すブロック図、第2図はデータ転送の様子を示
すタイムチャートである。 図面中、1はホストマイクロコンピュータ、10はサブ
マイクロコンピュータ、11は洗濯機モータ(負荷機器
)を示す。 代理人 弁理士 佐 藤 強
構成を示すブロック図、第2図はデータ転送の様子を示
すタイムチャートである。 図面中、1はホストマイクロコンピュータ、10はサブ
マイクロコンピュータ、11は洗濯機モータ(負荷機器
)を示す。 代理人 弁理士 佐 藤 強
Claims (1)
- 1、ホストマイクロコンピュータと、サブマイクロコン
ピュータとを備え、前記ホストマイクロコンピュータの
所定のデータ出力ポートからサブマイクロコンピュータ
の所定のデータ入力ポートに逐次データをシリアルに転
送し、サブマイクロコンピュータはそのデータに基づい
て洗濯機モータ等の負荷機器を駆動制御して洗濯運転を
制御するものであって、前記ホストマイクロコンピュー
タは前記データ転送に先立って転送準備指令信号を前記
データ出力ポート以外の所定の出力ポートから前記サブ
マイクロコンピュータの前記データ入力ポート以外の入
力ポートに転送するように構成され、且つ、前記サブマ
イクロコンピュータは前記転送準備指令信号が与えられ
るとこれ以後の入力データを読み取るように構成されて
いることを特徴とする洗濯機の運転制御装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2226916A JPH04108495A (ja) | 1990-08-28 | 1990-08-28 | 洗濯機の運転制御装置 |
| TW080106798A TW211051B (ja) | 1990-08-27 | 1991-08-27 | |
| US07/750,611 US5280423A (en) | 1990-08-27 | 1991-08-27 | Operation control device for washing machines |
| GB9118355A GB2250106B (en) | 1990-08-27 | 1991-08-27 | Operation control device for washing machines |
| GB9408255A GB2276020B (en) | 1990-08-27 | 1991-08-27 | Operation control device for washing machines |
| KR1019910014898A KR950010721B1 (ko) | 1990-08-27 | 1991-08-27 | 세탁기의 운전제어장치 |
| GB9408256A GB2276021B (en) | 1990-08-27 | 1991-08-27 | Operation control device for washing machines |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2226916A JPH04108495A (ja) | 1990-08-28 | 1990-08-28 | 洗濯機の運転制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04108495A true JPH04108495A (ja) | 1992-04-09 |
Family
ID=16852613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2226916A Pending JPH04108495A (ja) | 1990-08-27 | 1990-08-28 | 洗濯機の運転制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04108495A (ja) |
-
1990
- 1990-08-28 JP JP2226916A patent/JPH04108495A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4455620A (en) | Direct memory access control apparatus | |
| US5726638A (en) | Method and device for serial communication | |
| CA1080318A (en) | Communication bus coupler | |
| GB2250106A (en) | Operation control device for washing machines | |
| JPS6160443B2 (ja) | ||
| JP3491358B2 (ja) | 電源遮断検出装置 | |
| JPS60192447A (ja) | 異常デ−タ受信防止回路 | |
| EP0048848A2 (en) | Device controlled by programmed modular controller means with selfchecking | |
| US6044410A (en) | System for data transfer where multi-word data transmission from industrial controller to I/O module is performed using I/O image table-based handshaking protocol | |
| CA1270576A (en) | Ic device compatible with input signals in the formats for two-line and four-line type bus lines | |
| JPH07168740A (ja) | ウォッチドッグ方法 | |
| JPS61125652A (ja) | 制御システム | |
| JP2000172575A (ja) | メモリーバックアップシステム | |
| JPH0332122Y2 (ja) | ||
| JPH067379B2 (ja) | ダイレクト・メモリ・アクセス・コントロ−ル回路 | |
| JP2915485B2 (ja) | 動作電圧印加回路 | |
| JPH0254562B2 (ja) | ||
| KR910005380B1 (ko) | 다방향 시리얼 데이터 통신 장치 | |
| JPS58139233A (ja) | プログラマブル・コントロ−ラの入出力装置 | |
| JPH0795282B2 (ja) | 2重化マイクロプロセッサの自動切換装置 | |
| JPH10307601A (ja) | Cpuの出力制御回路 | |
| JPH0863206A (ja) | プログラマブルコントローラ | |
| JPH05175979A (ja) | データ通信処理装置 | |
| JPS62262104A (ja) | プログラマブルコントロ−ラの並列運転制御方式 | |
| JPS6028026B2 (ja) | 集中処理装置相互交信方式 |