JPH0410952A

JPH0410952A - 印字ヘッド制御装置

Info

Publication number: JPH0410952A
Application number: JP2113329A
Authority: JP
Inventors: Hajime Shiraishi; 肇白石; Yutaka Miyazono; 豊宮園; Seiji Kimura; 誠司木村
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-04-27
Filing date: 1990-04-27
Publication date: 1992-01-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、ドツトマトリクスプリンタの印字ヘッド制御
装置に関するものである。

従来の技術近年、ドツトマトリクスプリンタにおいて各ドツトが同
時に打点することによる騒音、電源の大容量化や電磁力
を利用する場合の磁気干渉などの回避および高密度実装
化等のためにドツトを傾斜して配列した印字ヘッドのド
ツトに応じて駆動信号を供給し印字をおこなわせる分散
印字ヘッドが用いられ、分散印字ヘッドの印字ヘッド制
御装置が使用されている。

以下従来の印字ヘッド制御装置について説明する。

第９図（ａ）は従来の２４ピンワイヤドツトヘツドのド
ツトパターンである。第９図（ｂ）はドットを傾斜して
配列した分散印字ヘッドのドツトパターン、第９図（Ｃ
）は分散印字ヘッドのドツトパターンのもう一つの例で
ある。

第１０図は２４ビンワイヤドツトヘツドの駆動タイミン
グチャートであり、第１０図（ａ）、第１０図（ｂ）、
第１０図（ｃ）はそれぞれ第９図（ａ）、第９図（ｂ）
、第９図（ｃ）のドツトパターンのヘッドに対応してい
る。第９図（ａ）のドツトパターンにおいては第１０図
（ａ）に示すように文字を構成するドツトとドツトの間
隔を決定するタイミングＴ７、ヘッドのビンを駆動する
ヘッドコイルの通電時間を決定するタイミングＴ８を生
成するタイマのみでよいが、第９図（ｂ）のドツトパタ
ーンにおいては第１０図（ｂ）に示すように各−々のビ
ンで駆動タイミングが異なるため、タイミングＴ７、タ
イミングＴ８を生成するタイマだけでなく、ドツト配列
の傾斜に従ってドツト毎の遅延時間を決定するタイミン
グＴ９を生成するタイマが必要で、２４ビンの駆動タイ
ミング全てをタイミングＴ９づつ遅延する必要がある。

第９図（ｃ）のドツト配列では第１０図（ｃ）に示すよ
うに駆動タイミングの遅延を６ピンのグループ毎に行い
制御回路を簡略化している。

第１１図は第９図（ｂ）のドツト配列を持つ従来の印字
ヘッド制御装置のブロック図である。第１１図において
、２７は文字フォントのデータが書き込まれている文字
フォント読み出し専用メモリ（以下、文字フォントＲＯ
Ｍと略称する。）、２８は印字データ分散用のタイミン
グを生成する分散タイミング生成部で、第１０図（ｂ）
に示すようなＴ７、Ｔ８のタイミングを有するクロック
を生成するタイマ２９、Ｔ９のタイミングを有するクロ
ックを生成するタイマ３０および、これらのタイマ２９
．３０を動作させる発振器３１よりなっている。３２は
文字フォントＲＯＭ２７より読み出された印字データを
遅延させるシフトレジスタ部である。３３は中央処理装
置（以下、ＣＰＵと略称する。）で文字フォントＲＯＭ
２７、分散タイミング生成部２８、シフトレジスタ部３
２のそれぞれを入出力部（以下、Ｉ／’Ｏ部と略称する
。）３４を介して制御している。３５は２４個のＡＮＤ
回路でそれぞれＣＰＵ３３からの２４ビン分の印字デー
タとタイマ２９の出力のＡＮＤを取る。３６はヘッドコ
イル３７にパルス信号を印可するヘッドドライバである
。

以上のように構成された印字ヘッド制御装置についてそ
の動作を以下に説明する。

ＣＰＵ３３はタイマ２９により第１０図（ｂ）の１ビン
目のタイミング信号（以下、シフトデータと略称する。

）の立ち下がりタイミングＷが常に知らされ、ＣＰＵ３
３は文字フォントＲＯＭ２７より２４ビン分の印字デー
タを読み込みシフトデータの立ち下がりのタイミングに
従ってＡＮＤ回路３５へ送り、ＡＮＤ回路３５で２４ビ
ン分の印字データのそれぞれとタイマ２９の出力のＡＮ
Ｄをとりシフトレジスタ部３２へ送る。またタイマ３０
では文−字モードデータＸをＣＰＵ３３より受は取りそ
れらの印字モードに応じた第１０図【ｂ）の１９１期と
するタイミングを有するクロック（以下、−シフトクロ
ックと略称する。）をシフトレジスタ部３２に送る。シ
フトレジスタ部３２はＡＮＤ回路３５からの出力信号、
シフトクロックに基き第１０図（ｂ）の１ビンから２４
ビンまでの駆動信号を生成し、ヘッドドライバ３６へ送
る。ヘッドドライバ３６は、シフトレジスタ部３２から
の駆動信号によりヘッドコイル３７にパルス電圧をあた
えることによりヘッドを駆動する。

シフトクロックｔの周波数は種々の文字に関する印字モ
ードに対応して変化するが、Ｔ８のタイミングを維持す
る為にはＴ８がシフトクロックｔの整数倍でなければな
らないので、必然的にシフトクロックｔの周波数を上げ
る、即ちＴ９期間を細分化したシフトクロックをシフト
レジスタ部３２に与える必要が生じる。このためシフト
レジスタ部３２のシフトレジスタは複数段設けていた。

発明が解決しようとする課組しかしながら前記従来の構成では、分散タイミング生成
部においてシフトレジスタ等の数が多（ゲート数が多（
なる。ゲート数を少な（するために第９図（Ｃ）のよう
なドツトパターン構成にすると、印字騒音低減、電源容
量縮小等の効果が激減する。

課趙を解決する為の手段本発明は前記問題点を解決するため、印字ヘッドの縦方
向に配置されたドツト列の傾斜を補正する全ドツトの、
印字のインターバル及び印字ヘッド通電時間を書き込ん
だメモリと、メモリに書き込まれた情報を呼び出す呼び
出し手段と、呼び出し手段で前記メモリより呼び出され
た情報により印字ヘッドを駆動する駆動手段を備えた。

作用本発明は前記した構成によりタイマ回路を用いずに印字
ヘッドの縦方向に配置されたドツト列の傾斜を補正する
事ができる。

実施例− 第１図は、不発明の一実施例における印字ヘッド制御装
置のブロック図である。

第１図において、１は中央処理装置（以下、ＣＰＵと略
称する。）、２は各装置間のインターフェースを受は持
つ入出力部（以下、１１０部と略称する。３は文字フォ
ント読み出し専用メモリ（以下、文字フォントＲＯＭと
略称する。）である。

４は発信器、５はアドレスカウンタで発信器４より発生
する基本クロックＣによって駆動される。

６はマグニチュードコンパレータでＣＰｔ、ｔｌからの
文字の品位を切り換える印字モードデータｆとアドレス
カウンタ５の出力ｅを比較してアドレスカウンタ５ヘ力
ウンタロード信号ｇを出力する。

７は分散タイミングが書き込まれている分散タイミング
読みだし専用メモリ（以下、分散タイミングＲＯＭと略
称する。）でアドレスカウンタ５の出力ｅ及びＣＰｔＪ
ｌからの文字の品位を切り換える印字モードデータｈを
アドレスとし分散タイミングが読みだされる。８はフリ
ップ７０ツブで構成されている分散タイミングＲＯＭ７
の出力ｉをラッチするラッチ部、９はアドレスカウンタ
５の出力ｅ　１　、ｅ　２に基づきラッチ部８ヘラ・ツ
チクロックｊを出力するシフトレジスタ部で、これらか
ら分散タイミング生成部１０が構成されている。

１１．１２．１３はそれぞれアドレスカウンタ５の出力
ｅ３によりＣＰＵＩからの印字データｍＯを１ドツト列
分の１デ一タ期間遅延させたデータｍ１、データｍ１を
１デ一タ期間遅延させたデータｍ２、データｍ２を１デ
一タ期間遅延させたデータｍ３を出力するフリップフロ
ップで構成されているラッチ部、１４はデータｍｌ、ｍ
２．ｍ３をＣＰＵＩからのセレクト信号ｎによってセレ
クトするデータセレクタ、１５はデータｍｏ及びデータ
セレクタ１４の出力０を入力データとし分散タイミング
生成部の出力ｌをラッチクロックとするフリップフロッ
プで構成されているラッチ部、１６は分散タイミング生
成部１０の出力ｌとラッチ部１５の出力ｐとのＡＮＤを
とり、ヘッド駆動信号ｑを出力するＡＮＤ回路でこれら
からＦＩＦＯ部１７が構成されている。

１８はヘッドドライバでラッチ部の出力にとＡＮＤ回路
の出力ｑによりヘッド１９を駆動する。

第２図（ａ）はヘッドドライバ１８の１ビン分の回路図
、ｔｐｒ−２図（ｂ）はヘッドドライノく１８を駆動す
る信号のタイミングチャートである。第２図（ａ）にお
いてヘッドコイル２０の部端にはトランジスタ２１　％
　２２　％及びダイオード２３が接続されており、トラ
ンジスタ２１のエミッタには電源、ベースは抵抗器２５
を介してトランジスタ２６のコレクタに接続されている
。トランジスタ２２のエミッタは接地されている。

以上のように構成された印字ヘッド制御装置について以
下その動作を説明する。

第３図は本発明の印字ヘッド制御装置が制御するヘッド
のドツトパターンである。第３図においてヘッドのドツ
トパターンは２４ビンのうち奇数ビンを第１列、偶数ビ
ンを第２列とし、同一列のビンが同時に駆動されること
がないようそれぞれの列の１２ビンのうちビンＮとビン
（Ｎ＋２）が１／１２０＊　１／１２インチ印字行方向
にずれている。ここで１　／／　１２０インチは文字の
ドツト間隔である。第１列と第２列におけるビンＮとビ
ン（Ｎ＋、１）は以下の説明では同一タイミングで駆動
されるようにしている。即ち第１列と第２列の印字行方
向の間隔はｌ／１２０インチの整数倍となっている。更
に同一列の１２ビンに対して制御しやすいように下位の
８ビン分をＬブロック、上位の４ビン分をＨブロックと
している。

第４図（ａ）は分散タイミング生成部の出力信号にの２
４ビン分のタイミングを示したタイミングチャート、第
４図（ｂ）は分散タイミング生成部の出力信号ｌの２４
ビン分のタイミングを示したタイミングチャートである
。Ｔ１は１ドツトを印字する基本サイクル、Ｔ２は第３
図（ａ）のトランジスタ２１のＯＮ時間、Ｔ３は第３図
（ａ）のトランジスタ２２のＯＮ時間である。分散タイ
ミングＲＯＭ７はこれらの各ビン、各トランジスタに対
応する計２４種の基本サイクルの信号が予め書き込まれ
ており、アドレスカウンタ５が発生するアドレスにて読
みだされる。

第５図は分散タイミングＲＯＭ７のアドレスマツプであ
る。プリンタの文字フォントがドラフトとＮＬＱ（Ｎｅ
ａｒ　　Ｌｅｔｔｅｒ　　Ｑｕａｒｉｔｙ３の２種類、
インチあたりの文字数が１０．１２．１５．１７ｃｐｉ
の４種類、ヘッドの印字方向が正方向（以下、Ｇｏと略
称する。）と逆方向（以下、ＲＥＴＵＲＮと略称する。

）の２種類、そのそれぞれに対応して分散タイミングの
データが１６進数で１０００番地毎に、計ＦＦＦＦ番地
まで書き込まれている。これらの印字モード選択はモー
ドデータ信号りによって行われる。第４図のＴ１は各印
字モードで長さが違うが、マグニチュードコンパレータ
６が各印字モードに合わせてＴ１時間経ったらアドレス
カウンタ５をオールゼロにロードする。Ｔ１は最高１０
２４μｓにしている。

第６図は分散タイミングＲＯＭ７の出力ラッチタイミン
グを示したタイミングチャートである。

アドレスｅの切り替わり時間Ｔ４はＴ４＝２５０ｎＳで
、ｌμｓの期間にアドレスｅによって分散タイミングＲ
ＯＭ７よりトランジスタ２２をＯＮする信号の下位８ビツトのデータ（以下、ＣＬデータと略称する。）、トランジスタ２１をＯＮする信号の下位８ビツトのデータ（以下、ＰＬデータと略称する。〉、トランジスタ２２をＯＮする信号の上位４ビツトのデータ（以下、ＰＬデータと略称する。）、トランジスタ２１をＯＮする信号の上位４ビツトのデータ（以下、ＰＬデータと略称する。）、が順次出力される。Ｔ５は分散タイミングＲＯＭ７の出
力デイレイタイムで１５０ｎＳ程度なのでＣＬ、ＰＬ、
ＣＨ，ＰＨデータをラッチするタイミングＴ６はＴ５＜
Ｔ６＜Ｔ４となるようＴ６＝２００ｎＳとしている。こ
れらのラッチクロックｊ　１．ｊ２−、ｊ３．ｊ４はシ
フトレジスタ９でアドレスカウンタより出力されるｅｌ
、ｅ２より作られる。ラッチ８８では分散タイミングＲ
ＯＭ７の出力ｉのＣ，Ｌデータ、ＰＬデータ、ＣＨデー
タ、ＰＨデータをラッチクロックｊｌ、ｊ２．ｊ３゜ｊ
４によりチッチし、更にこれらをｅｌの立上りのタイミ
ングでラッチすることによりそれぞれ１２ビツトの分散
タイミング信号に、］が生成される。これらの出力は１
μｓ精度である。

第７図はＦＩＦＯ部のタイミングチャートである。文字
の印字モードはドラフト／ＮＬＱ及び１０．１２．１５
．１７ｃｐｉと計８種類あり、これらの種類の中には例
えば第７図に示すように印字ドツト間隔が１　／４３２
インチのものがある。

ところで、ヘッドのドツトパターン間隔は１／１２０イ
ンチなので、１／１２ｏインチを１２分割する分散タイ
ミングはＣＰ、Ｕ　１がらの印字ドツト間隔が１／４３
２インチの印字データｍ○の４デ一タ分にまたがる。こ
ういった印字モードに対応するためには、まずデータｍ
ｏに対してｍｌ、ｍ２、ｍ３のようにそれぞれ１データ
、２データ、３デ一タ期間遅延させたデータを得データ
セレクタ１４に入力し、ＣＰＵＩがらのセレクト信号ｎ
によってセレクトされたデータ０を得るようにする。第
７図の場合、ビン１〜８、ビン９〜１４、ビン１５〜２
０．ビン２丁〜２４のそれぞれの印字データがｍ○、ｍ
ｌ　、ｍ２．ｍ３に対応してぃる。ここで印字データ間
隔が１／１２０インチ固定の場合はこのデータセレクタ
１４およびフリップフロップ群１１１２．１３は必要な
い。ｍＯとデータセレクタ１４の出力はラッチ部１５に
入力された２４ビンの各ビンそれぞれの印字データが第
７図に示す分散タイミング信号によってラッチされる。

更にこの２４ビツトのラッチされた各ビンのデータｐと
分散タイミング信号ｌのＡＮＤをＡＮＤ回路１６でとる
ことによりヘッド駆動信号ｑを得る。

これらに、Ｑの駆動信号によりヘッドドライバ１８では
、第２図に示すようにまずｋｓＱを両方ｈｉｇｈにする
とトランジスタ２１　＋　２２がＯＮになりヘッドコイ
ル２０に電流ｌが流れ時定数に従って上昇する。次にｋ
をｌｏｗにすると２１がＯＦＦになりダイオード２３か
らヘッドコイル２０へ電流が流れ込む。次にｑをｌｏｗ
にすると電流は徐々にゼロになる。このように電磁力で
駆動されるワイヤドツトプリンタはワイヤを高速かつ低
消費電力で駆動するためにヘッドコイル両端をスイッチ
ングする２段駆動になっており。ｋ、Ｑ２種類のタイミ
ングのヘッド駆動信号により駆動される。

本発明では分散タイミングＲＯＭを用いることにより、
従来の回路は約７０００ゲート必要なのに対し、１５０
０ゲ一ト＋ＲＯＭですむ。第８図に不発明の回路を使っ
た分散印字の騒音に対する効果を示す。１／４分散で７
ｄＢ、ｌ／１２分散で１０ｄＢの騒音低減効果がある。

発明の効果以上のように本発明は、印字ヘッドの縦方向に配置され
たドツト列の傾斜を補正する全ドツトの印字のインター
バル及び印字ヘッド通電時間を書き込んだメモリを備え
た事により、タイマ回路を用いずに印字ヘッドの縦方向
に配置されたドツト列の傾斜を補正する事ができ、ゲー
ト数の低減が可能となり、ＲＯＭテーブルの変更による
異機種対応も容易である。

【図面の簡単な説明】

′＄１図は、本発明の一実施例における印字ヘッド制御
装置のブロック図、第２図（ａ）はヘッドドライバ１８
の１ビン分の回路図、第２図（ｂ）はヘッドドライバ１
８を駆動する信号のタイミングチャート、第３図は本発
明の印字ヘッド制御装置が制御するヘッドのドツトパタ
ーン図、第４図（ａ）は分散タイミング生成部の出力信
号にの２４ビン分のタイミングを示したタイミングチャ
ート、第４図（ｂ）は分散タイミング生成部の出力信号
１の２４ビン分のタイミングを示したタイミングチャー
ト、第５図は分散タイミングＲＯＭ７のアドレスマツプ
、第６図は分散タイミング生成ＲＯＭ７の出力ラッチタ
イミングを示したタイミングチャート、第７図はＦＩＦ
Ｏ部のタイミングチャート、−第８図は印字の騒音値を
示す図、第９図は従来の２４ビンワイヤドツトヘツドの
ドツト田パターン１、第１０図は２４ピンワイヤドツトヘツドの
駆動タイミングチャート、第１１図従来の印字ヘッド制
御装置のブロック図である。１・・・中央処理装置　　　２・・・入出力部３・・・
文字フォント読み出し専用メモリ４・・・発信器　　　
　　　５・・・アドレスカウンタ６・・・マグニチュー
ドコンパレータ７・・・分散タイミング読みだし専用メモリ８・・・ラ
ッチ部　　　　　９・・・シフトレジスタ部１０・・・
分散タイミング生成部１１・・・ラッチ部　　　　１２・・・ラッチ部１３・
・・ラッチ　　　　　１４・・・データセレクタ１５・
・・ラッチ部　　　　１６・・・ＡＮＤ回路１７・・・
ＦＩＦＯ部　　　１８・・・ヘッドドライバ１９・・・
ヘッド　　　　　２ｏ・・・ヘッドコイル２１・・・ト
ランジスタ　　２２・・・トランジスタ２３・・・ダイ
オード　　　２４・・・抵抗器２５・・・抵抗器　　　
　　２６・・・トランジスタ２７・・・文字フォント読
み出し専用メモリ２８・・・分散タイミング生成部２９・・・タイマ　　　　　３ｏ・・・タイマ３１・・
・発振器　　　　　３２・・・シフトレジスタ部３３・
・・中央処理装置　　３４・・・入出力部３５・・・Ａ
ＮＤ回路　　　３６・・・ヘッドドライバ３７・・・ヘ
ッドコイル

Claims

【特許請求の範囲】

（１）縦方向に配置されたドット列に傾斜をつけた印字
ヘッドのドットに応じて駆動信号を供給し印字をおこな
わせる印字ヘッド制御装置であって、傾斜を補正する全
ドットの印字のインターバル及び印字ヘッド通電時間を
書き込んだメモリと、前記メモリに書き込まれた情報を
呼び出す呼び出し手段と、前記呼び出し手段で前記メモ
リより呼び出された情報により前記印字ヘッドを駆動す
る駆動手段を備えたことを特徴とする印字ヘッド制御装
置。
（２）前記メモリに複数のフォントや単位長さ当りの文
字の数の変更に対応した複数の印字モードにおける印字
のインターバル及び印字ヘッド通電時間が書き込まれて
いることを特徴とする特許請求の範囲第１項記載の印字
ヘッド制御装置。
（３）前記メモリより前記呼び出し手段で呼び出された
情報をラッチし前記駆動手段に情報を出力するラッチ手
段を備えたことを特徴とする特許請求の範囲第１項記載
の印字ヘッド制御装置。