JPH0422651A - 印字ヘッド制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ドツトマトリクスプリンタの印字ヘッド制御
装置に関するものである。

従来の技術 近年、ドツトマトリクスプリンタにおいて各ドツトが同
時に打点することによる騒音、電源の大容量化や電磁力
を利用する場合の磁気干渉などの回避および高密度実装
化等のためにドツトを傾斜して配列した印字ヘッドのド
ツトに応じて駆動７ｇ号を供給し印字をおこなわせる分
散印字ヘッドが用いられ、分散印字ヘッドの印字ヘッド
制御装置が使用されている。

以下従来の印字ヘッド制御装置について説明する。

第８図（ａ）は従来の２４ピンワイヤドツトヘツドのド
ツトパターンである。第８図（ｂ）はドツトを傾斜して
配列した分散印字ヘッドのドツトパターン、第８図（Ｃ
）は分散印字ヘッドのドツトパターンのもう一つの例で
ある。

第９図は２４ピンワイヤドツトヘツドの駆動タイミング
チャートであり、第９図（ａ）、第９図（ｂ）、第９図
（ｃ）はそれぞれ第８図（ａ）、第８図（ｂ）、第８図
（Ｃ）のドツトパターンのヘッドに対応している。第８
図（ａ）のドツトパターンにおいては第９図（ａ）に示
すように文字を構成するドツトとドツトの間隔を決定す
るタイミングＴ１、ヘッドのピンを駆動するヘッドコイ
ルの通電時間を決定するタイミングＴ２を生成するタイ
マのみてよいが、第８図（ｂ）のドツトパターンにおい
ては第９図（ｂ）に示すように各々のピンで駆動タイミ
ングが異なるため、タイミングＴ１、タイミングＴ２を
生成するタイマたけてなく、ドツト配列の傾斜に従って
ドツト毎の遅延時間を決定するタイミングＴ３を生成す
るタイマが必要で、２４ピンの駆動タイミング全てをタ
イミングＴ３づつ遅延する必要がある。第８図（Ｃ）の
ドツト配列では第９図（Ｃ）に示すように駆動タイミン
グの遅延を６ピンのグループ毎に行い制御回路を簡略化
している。

第１０図は第８図（ｂ）のドツト配列を持つ従来の印字
ヘッド制御装置のブロック図である。第１０図において
、２２は文字フォントのデータが書き込まれている文字
フォント読み出し専用メモリ（以下、文字フォントＲＯ
Ｍと略称する。）、２３は印字データ分散用のタイミン
グを生成する分散タイミング生成部で、第９図（ｂ）に
示すようなＴ１、Ｔ２のタイミングを有するクロックを
生成するタイマ２４、Ｔ３のタイミングを有するクロッ
クを生成するタイマ２５および、これらのタイマ２４．
２５を動作させる発振器２６よりなっている。２７は文
字フォントＲＯλ（２２より読み出された印字データを
遅延させるシフトレジスタ部である。２８は中央処理装
！（以下、ＣＰＵと略称する。）で文字フォントＲＯＭ
２２、分散タイミング生成部２３、シフトレジスタ部２
７のそれぞれを入出力部（以下、Ｔ１０部と略称する。

）２９を介して制御している。３０は２４＠のＡＤ回路
でそれぞれ文字フォントＲＯＭ２２からの２４ピン分の
印字データとタイマ２４の出力ＷのＡＮＤを取る。３１
はヘッドコイル３２にパルス信号を印可するヘッドドラ
イバである。

以上のように構成された印字ヘッド制御装置についてそ
の動作を以下に説明する。

ＣＰＵ２８はタイマ２４により第９図（ｂ）の１ピン目
のタイミング信号Ｗ（以下、シフトデータと略称する。

）の立ち下がりタイミングが常に知らされ、ＣＰＵ２８
は文字フォントＲＯλ４２２より２４ピン分の印字デー
タを読み込みシフトデータの立ち下がりのタイミングに
従ってＡＮＤ回路３０へ送り、ＡＮＤ回路３０で２４ピ
ン分の印字データのそれぞれとタイマ２４の出力のＡＮ
Ｄをとりシフトレジスタ部２７へ送る。またタイマ２５
では文字モードデータＸをＣＰＵ２８より受は取りそれ
らの印字モードに応じた第９図（ｂ）のＴ３を周期とす
るタイミングを有するクロックｔ（以下、シフトクロッ
クと略称する。、）をシフトレジスタ部２７に送る。シ
フトレジスタ部２７はＡＮＤ回路３０からの出カス言号
をシフトクロックｔに暴き第９図（ｂ）の１ピンから２
４ピンまての駆動信号を生成し、ヘッドドライバ３１へ
送る。ヘッドドライバ３１は、シフトレジスタ部２７か
らの駆動信号によりヘッドコイル３２にパルス電圧をあ
たえることによりヘッドを駆動する。

シフトクロックｔの周波数は種々の文字に関する印字モ
ードに対応して変化するが、Ｔ２のタイミングを維持す
る為にはＴ２がシフトクロックｔの整数倍でなければな
らないので、必然的にシフトクロックｔの周波数を上げ
る、即ちＴ３期間を細分化したシフトクロックｔをシフ
トレジスタ部２７に与える必要が生じる。このためシフ
トレジスタ部２７のシフトレジスタはｌｌｆｉ段殺けて
いた。

発明が解決しようとする課題 しかしながら前記従来の構成では、分散タイミング生成
部においてシフトレジスタ等の数が多くゲート数が多く
なる。ゲート数を少なくするために第８図（Ｃ）のよう
なドツトパターン構成にすると、印字騒音低減、電源容
量縮小等の効果が激減する。

課題を解決する為の手段 本発明は前記問題点を解決するため、キャリッジに搭載
され、キャリッジの移動方向に直交する方向に対して傾
斜をつけた印字ヘッドのピン列の傾斜を補正する全ピン
の印字のタイミングデータとタイミングデータがドツト
列の何番目に対応しているかを示すセレクトデータとを
対にして書き込んだメモリと、メモリに書き込まれた情
報を呼び出す呼び出し手段と、呼び出し手段て前記メモ
リより呼び出されたタイミングデータをセレクトデータ
に従ってピン列の各ピンの駆動タイミング信号とするデ
コーダとを備えた。

作用 本発明は前記した構成によりタイマ回路を用いずに印字
ヘッドの縦方向に配置されたドツト列の傾斜を補正する
事ができる。

実施例 第１図は、本発明の一実施例における印字ヘッド制御装
置のブロック図である。

第１図において、１は中央処理装置（以下、ＣＰＵと略
称する。）、２は各装置間のインターフェースを受は持
つ入出力部（以下、Ｉ１０部と略称する。３は文字フォ
ント読み出し専用メモリ（以下、文字フォントＲＯＭと
略称する。）である。

４は発振器、５はアドレスカウンタで発振器４より発生
する基本クロックＣによって駆動され、ＣＰＵＩへ印字
データ要求割り込み信号ｄを出力する。６はマグニチュ
ードコンパレータでＣＰＵ１からの文字の品位を切り換
える印字モードデータｆとアドレスカウンタ５の出力ｅ
を比較してアドレスカウンタ５ヘ力ウンタロード信号ｇ
を出力する。７はアドレスカウンタ５の出力ｅ及びＣＰ
Ｕ１からの文字の品位を切り替える印字モードデータｈ
より、全ての印字ピンの駆動タイミング信号を出力する
分散タイミング生成部である。

８．９．１０はそれぞれアドレスカウンタ５の出力ｅ１
によりＣＰＵＩからの印字データｍｏを１ビツト列分の
１デ一タ期間遅延させたデータｍ１、データｍ１を１デ
一タ期間遅延させたデータｍ２、データｍ２を１デ一タ
期間遅延させたデータｍ３を出力するフリップフロップ
で構成されているラッチ部、１１はデータｍｌ、ｍ２．
ｍ３をＣＰＵ１からのセレクト信号ｎによってセレクト
するデータセレクタ、１２はデータセレクタ１１の出力
ｉを入力データとじ分散タイミング生成部の出力ｐをラ
ッチクロックとするラッチ部、１３は分散タイミング生
成部７の出力ｐとラッチ部１２の出力ｊとのＡＮＤをと
り、ヘッド駆動ｆＲ号ｑを出力するＡＮＤ回路で、これ
らからＦＩＦＯ部１４部槽４されている。

１５はヘッドドライバでＡＮＤ回路の出力ｑによりヘッ
ドコイル１６にパルス信号を印加する。

第２図は分散タイミング生成部７のブロック図である。

第２図において、１７は符号化された分散タイミングが
書き込まれている分散タイミング読みたし専用メモリ（
以下、分散タイミングＲＯＭと略称する。）で、アドレ
スカウンタ５０１０ビツトの出力ｅ及びＣＰＵＩからの
文字の品位を切り換える印字モードデータｈをアドレス
とし２４ピン分の分散タイミングが読みだされる。１８
はフリップフロップで構成されている分散タイミングＲ
ＯＭ１７の出力をラッチするラッチ部、１９．２０は５
ビツトの符号化された入力信号より２４ビツトの個々の
信号をつくるデコーダ、２１−１〜２１−２４は２４個
のフリップフロップである。

以上のように構成された印字ヘッド制御装置について以
下その動作を説明する。

第３図は本発明の一実施例における印字ヘッド制御装置
が制御するヘッドのドツトパターンである。第３図にお
いてヘッドのドツトパターンは２４ピンのうち寿数ピン
を第１列、偶数ピンを第２列とし、同一列のピンが同時
に駆動されることがないようそれぞれの列の１２ピンの
うちピンＮとピンン（Ｎ＋２ンとが１／１２０＊　１／
１２インチ印字行方向にずれている。ここで１／１２０
インチは文字のドツトｒ＃１１隔である。さらに第１列
と第２列のピンにおいても同時に駆動されることがない
ようピンＮとピン（Ｎ＋１）は１／１２０＊１／１２イ
ンチの整数倍とは異なった長さの間隔となっている。即
ち、それぞれのピンは同時にオンになることがないよう
、印字ヘッドが１／１２０インチ移動する距離の間に印
字ヘッドの２４ピンが２４のタイミングに分散されて印
字を行う。

第４図はタイミングチャートであり、Ｄ１〜Ｄ７は、分
散タイミングＲＯＭ１７の出力ｆｊ号、およびＰ１〜Ｐ
２４は２４ピン全ての駆動タイミング信号である分散タ
イミング生成部７の出力信号のタイミングを示した。

Ｄｉ、Ｄ２はそれぞれ、駆動タイミノ９４８号Ｐ１〜Ｐ
２４の立ち上がり、立ち下がりのタイミングであり、Ｄ
３〜Ｄ７はそのタイミングＤｉ、Ｄ２がＰ】〜Ｐ２４の
どのタイミングになるかをデコーダにより選択するため
のセレクト信号である。

例えば駆動タイミング信号Ｐ１については、まず、Ｄｌ
の第１番目のパルスの時、Ｄ７〜Ｄ３は０、　　Ｏ，Ｏ
，０，１に設定されており、このセレクト１５号により
デコーダ１９はクロック信号をフリップフロップ２１−
１に与えＰｌをハイレベルとし、次にＤ２の第３番目の
パルスの時Ｄ７〜Ｄ３はＯ，Ｏ，Ｏ，０，１に設定され
ており、このセレクト１５号によりデコーダ２０はクリ
ア１８号をフリップフロップ２１−１に与えＰｌをロー
レベルとする。その他の駆動タイミング信号Ｐ２〜Ｐ２
４も同様にＤ１〜Ｄ７より生成される。

第５図は分散タイミングＲＯＭＬ７のアドレスマツプで
ある。プリンタの文字フォントがドラフトとＮＬＱ（Ｎ
ｅａｒ　　Ｌｅｔｔｅｒ　　Ｑｕａｒｉｔｙ）の２種類
、インチあたりの文字数が１０．１２．１５．１７ｃｐ
ｉの４種類、ヘッドの印字方向が正方向（以下、Ｇｏと
略称する。）と逆方向（以下、ＲＥＴＵＲＮと略称する
。）の２種類、そのそれぞれに対して１６進数で４００
番地毎、計３ＦＦＦ番地までデータが記憶されている。

これらのモード選択は印字モードデータｈによって行わ
れる。各モードで印字間隔が違うが、マグニチュードコ
ンパレータ６が各モードに合わせてＣＰＵＩによって設
定された時間経ったらアドレスカウンタ５をオールゼロ
にロードする。この時間は最高１０２４μｓでて１アド
レスあたり１μｓにしている。

第６図はＦＩＦＯ部１４のタイミングチャートである。

ＣＰＵ１は印字すべき文字の文字フォントを文字フォン
トＲＯＭ　３より呼び出し印字データｍｏとしてＦＩＦ
Ｏ部１４へ出力するが、この印字データｍｏの出力タイ
ミングは、まずＣＰＵ１があらかじめマグニチュードコ
ンパレータ６：：対して、プリンタが持っている印字モ
ードに対応した印字インターバル時間をカウント値ｆと
して与え、マグニチュードコンパレータ６てはこのカウ
ント値ｆとアドレスカウンタ５の出力ｅとを比較して一
致したらアドレスカウンタ５０カウント値をゼロにする
。例えばＣＰＵ１がマグニチュードコンパレータ６にカ
ウント（ａ　ｆを８００と設定した場合、アドレスカウ
ンタではＯから８００までのカウントを繰り返し、かつ
ＣＰＵＩへ８００カウント毎に割り込み信号ｄを出力す
る。ＣＰＵ１はこの割り込み信号ｄが入力される毎に新
しい印字データｍｏを出力する。文字の印字モードはド
ラフト／ＮＬＱ及び１０．１２．１５．１７ｃｐｊと計
８［！類あり、これらの種類の中には例えば第６図に示
すように印字ドツト間隔が１／４３２インチのものがあ
る。ところで、ヘッドのドツトパターン間隔は１／１２
０インチなので、１／１２０インチを２４分割する分散
タイミングはＣＰＵＩからの印字ドツト間隔が１／４３
２インチの印字データｍｏの４デ一タ分にまたがる。こ
ういった印字モードに対応するためｌこは、まず印字デ
ータｍＯに対してｍｌ、ｍ２．ｍ３のようにそれぞれ１
データ、２データ、３デ一タ期間遅延させたデータを得
てデータセレクタ１１に入力し、ＣＰＵ１からのセレク
ト信号ｎによってセレクトされたデータｊをｔ専るよう
にする。第６図の場合、ピン１〜７、ピン８〜１４、ピ
ン１５〜２０、ピン２１〜２４のそれぞれの印字データ
がｍＯ，ｍｌ、ｍ２．ｍ３に対応している。ここで印字
データ間隔が１７１２０インチ固定の場合はこのデータ
セレクタ１１およびラッチ部８．９．１０は必要ない。

ラッチ部１２に入力された２４ピンの各ピンそれぞれの
印字データｍＯとデータセレクタ１１の出力ｉは、第６
図に示す分散タイミング信号Ｐ１〜Ｐ２３によってラッ
チされる。更にこの２４ビツトのラッチされた各ピンの
データｊと分数タイミング信号ｐのＡＮＤをＡＮＤ回路
１３で取ることによりヘッド駆動信号ｑを得る。

このヘッド駆動信号ｑによりヘッドドライバ１５ではヘ
ッドコイル１６にパルス信号を印加し、ヘッドを駆動す
る。

本発明では分散タイミングＲＯＭを用いることにより、
従来の回路は約７０００ゲート必要なのニ対シ、１３０
０ケート＋ＲＯＭ　Ｔすむ。第８図に本発明の回路を使
った分数印字の騒音に対する効果を示す。１／４分散で
７ｄＢ、１／２４分散で１０ｄＢの騒音低減効果がある
。

発明の効果 以上のように本発明は、キャリッジに搭載され、キャリ
ッジの移動方向に直交する方向に対して傾斜をつけた印
字ヘッドのピン列の傾斜を補正する全ピンの印字のタイ
ミングデータととタイミングデータがドツト列の何番目
に対応しているかを示すセレクトデータとを対にして書
き込んだメモリと、メモリに書き込まれた情報を呼び出
す呼び出し手段と、呼び出し手段で前記メモリより呼び
出されたタイミングデータをセレクトデータに従ってピ
ン列の各ピンの駆動タイミングとするデコーダとを備え
たことにより、タイマ回路を用いずに印字ヘッドの縦方
向に配置されたドツト列の傾斜を補正する事ができ、タ
イマ回路を用いずに印字ヘッドの縦方向に配置されたド
ツト列の傾斜を補正する事ができ、ゲート数の低減が可
能となり、ＲＯＭテーフ′ルの変更による異機種対応も
容易である。

【図面の簡単な説明】

第１図は本発明の一実施例における印字ヘッド制御装置
のブロック図、第２図は分散タイミング生成部７のフロ
ック図、第３図は本発明の一実施例における印字ヘッド
制御装置が制御するヘッド」 のドットバターズ第４図は分散タイミングＲＯＮ（１７
の出力信号Ｄ１〜Ｄ７、および２４ピン全ての駆動タイ
ミング信号である分散タイミング生成部７の出力１３号
Ｐ１〜Ｐ２４のタイミングを示Ｏ部１ ４のタイミングチャート、 第７図は印字の ンワイヤドットヘッドの駆動タイミングチャート、第１
０図は従来の印字ヘッド制御装置のフロック図である。 １・・・中央処理装置ｉ２・・・入出力部３・・・文字
フォント読み出し専用メモリ４・・・発振器 ５・・・アドレスカウンタ ６・・・マグニチュードコンパレータ ７・・・分散タイミング生成部 ８．９．１０・・・ラッチ部 １１・・・データセレクタ　１２・・・ラッチ部１３・
・・ＡＮＤ回路　　　１４・・・ＦＩＦＯ部１５・・・
ヘッドドライバ　１６・・・ヘッドコイル１７・・・分
散タイミング読みたし専用メモリ１８・・・ラッチ部 １９．２０・・・デコーダ ２１−１〜２１−２４・・・フリップフロップ２２・・
・文字フォント読み出し専用メモリ２３・・・分散タイ
ミング生成部 ２４・・・タイマ　　　　　２５・・・タイマ２６・・
・発振器　　　　　２７・・・シフトレジスタ部２８・
・・中央処理袋］　　　２９・・・入出力部３０・・・
ＡＮＤ回路　　　３１・・・ヘッドドライバ３２・・・
ヘッドコイル 代理人の氏名　弁理士　ｋ野重孝　ばか１名第 図 第 図 Ｐ２＋ 第 図 」−］−」−］ 一一一ロー「 第 図 周波数ｆｌ−１ｚ　） 第 図 ＼（ａ） （ｂ） （Ｃ）

Claims (1)

【特許請求の範囲】
1. キャリッジに搭載され、前記キャリッジの移動方向に直
   交する方向に対して傾斜をつけた印字ヘッドのピン列の
   各々のピンに対応した駆動信号を供給し印字をおこなわ
   せる印字ヘッドを制御する装置であって、前記ピン列の
   傾斜を補正する全ピンの印字のタイミングを示すタイミ
   ングデータと前記タイミングデータが前記ドット列の何
   番目に対応しているかを示すセレクトデータとを対にし
   て書き込んだメモリと、前記メモリに書き込まれた情報
   を呼び出す呼び出し手段と、前記呼び出し手段で前記メ
   モリより呼び出された前記タイミングデータを前記セレ
   クトデータに従って前記ピン列の各ピンの駆動タイミン
   グ信号とするデコーダと、前記デコーダの出力により前
   記印字ヘッドを駆動する駆動手段とを備えたことを特徴
   とする印字ヘッド制御装置。