JPH04115751A - データ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 この発明は、データを記録媒体へ高密度記録したり帯域
制限された伝送系にて伝送する際に、データの変換を行
う装置に関するものである。

背景技術 一般に、２進符号によって表されたデータを高密度で記
録媒体に記録したり伝送系に伝送するためには、記録あ
るいは伝送の前に高密度化に適した信号波形となるよう
にデータを変換する。すなわち、変換後の信号波形にお
いて最少反転間隔（以下Ｔｍｎと記す。）が長く、最大
反転間隔（以下ＴＩＩＸと記す。）が短くなるようにす
る。これは、ＴＩＩＩＩが長いと隣接した反転の干渉が
小さくなって高密度化が可能となり、ＴＩＩＩＸが短い
とクロックの自己同期が容易となるからである。また、
直流成分が伝送されない伝送系では信号に直流成分が含
まれると波形が歪むので、データの変換によって直流成
分が除去されることが望ましい。

これらの条件を満足するデータ変換方式として、特開昭
５８−７５３５３に開示されたものがある。

以下この方式について説明する。

第１図（Ａ）に示すように入力データ系列を連続する２
ビツト毎のブロックに分割する。そして、先頭のブロッ
クから順にブロックＢ、、Ｂ２．Ｂ３Ｂ４．・・・Ｂ７
と呼ぶことにするとブロックＢ４．Ｂ。

の如く隣接点前後のビットが共に１となっている互いに
隣接する２つのブロック以外のブロックにおける２ビツ
トの２進符号は第１表に示す如き変換表に従って順次３
ビツトの２進符号に変換し、ブロックＢ　４．　Ｂ　、
の如く隣接点前後のビットか共に１となっている隣接し
た２つのプロ、ンクの各々における２ビツトの２進符号
は第２表に示す如き変換表に従って３ビツトの２進符号
の２進符号に変換する。このように先頭のブロックから
順に変換して行くと、第１図（Ｂ）に示す如き符号系列
が得られ、隣接する１の間に存在する０の個数の最少及
び最大がそれぞれ１及び７となる。ここで、１を反転に
０を非反転にそれぞれ対応させると、って自己同期が可
能になる。但し、Ｔは変換前のビット間隔である。

以上の如き変換の後、直流成分除去のためさらに第２の
変換を行う。すなわち、Ωブロック毎に３ビツトの２進
符号を第３表に示す如き変換表に従って４ビツトの２進
符号に変換して第１図（Ｃ）に示す如き符号系列を得る
。尚、第１図では１−６としている。第３表において、
３ビツトの２進符号の１つの３ビツトパターンに対して
２種類の４ビットパターンＰ、、Ｐ２が割り当てられて
いるものが３種類存在するが、これらは変換後の最終的
な信号波形の直流成分が少なくなるようにＰ。

Ｐ２の一方に変換される。すなわち、信号波形の１のレ
ベルには＋１，０のレベルには−１を対応させて累積加
算した値をＤ　Ｓ　Ｖ　（Ｄｉｇｉｔａｌ　Ｓｕｍ　Ｖ
ａＩｕｅ）と呼ぶが、このＤＳＶの絶対値がより小さく
なるようにＰ、、Ｐ２の一方を選択する。例えば第１図
（Ｃ）のａ点でのＤＳＶを０とするとｂ点でのＤＳＶは
−１であるが、もし第１図（Ｃ）の第１ブロツクが“１
０１０”に変換された場合はｂ点でのＤＳＶは＋５とな
るので同ブロックは“１０００”に変換されているので
ある。また、“００００”０００１’、’１０００’の
３種類の４ビツトパターンはＴＷが〒Ｔより大きくない
場合すなわち“０′が８個以上連続しない場合のみ選択
可能となる。第３表の変換をΩブロック毎に行うとする
と、第１乃至第３表による以上の如きデータ変換により
Ｔｍ、Ｔｗは次式のようになる。

できるとは限らない。そのためｇの値もあまり大きくで
きず、結果として、直流成分除去のための第２の変換に
よる冗長度が大きくなる。

第１表 このデータ変換方式では以上のようにして長いＴｗと短
いＴ’ｍと直流成分の除去を実現しているが、Ωブロッ
ク毎に第２の変換を行うので出力符号系列のデータレー
トを均一にするための３ｉ１＋１ビット以上のバッファ
メモリが必要となり回路も複雑となる。また、４ビツト
パターンを選択する際にＴｍの制限を越えないようにす
る必要があり、必ずしも常にＤＳＶが小さくなるように
選択第２表 第３表 次に、特公平１−２７５１０に開示された他の直流除去
方式について説明する。この方式では、入力２進データ
を所望のＴｌｎ、　ＴＩＩＸが実現されるように符号変
換ビット系列に符号変換したのち、前記符号変換ビット
系列をＮビット（Ｎは正数）ごとのブロックに分割し、
連続する２ブロック間にＭビット（Ｍは正数）から成る
冗長ビットを挿入する。そして、Ｔｍｎの制限を満足す
る範囲内で前記冗長ビットの値によって直流成分が除去
されるようにＤＳＶを制御するのである。このように、
前述の方式で第２の変換を行う代わりに、この方式では
冗長ビットを挿入して直流除去を行うのであるが、冗長
ビットによってＴｍｎの制限が破られないようにしつつ
ＤＳＶを制御する必要があるので、冗長ビット数Ｍが小
さいと自由度が乏しく充分なりＳＶ制御が行えない。ま
た、ＴＩ＋１１Ｘについては制限を超えることに対して
特に対策していないが、これも所定範囲内に制限しよう
とすると自由度はさらに小さくなる。したがって十分な
りＳＶ制御を行うにはＭをあまり小さくできずＮもあま
り大きくできない。そのため直流除去のための冗長度が
大きくなる。

発明の概要 ［発明の目的コ そこで、本発明は所望のＴｗ、ＴｍＸが実現できると共
に簡単な構成かつ少ない冗長度で直流成分の除去が可能
なデータ変換装置を提供することを目的としている。

［発明の構成］ 本発明によるデータ変換装置は、２進行号によって表さ
れた入力データ系列における所定ビット間隔毎に所定ビ
ット数からなる直流制御ビットを挿入して冗長データ系
列を生成する手段と、前記冗長データ系列を所定の変換
規則によって符号変換して出力データ系列を生成する手
段とを有し、前記冗長データによって前記出力データ系
列の直流成分を制御することを特徴とする。

実　　施　　例 以下、本発明の一実施例を図に基づいて説明する。第２
図は本発明によるデータ変換の一例を示しており、同図
（Ａ）に示すように入力データ系列の所定間隔（同図で
は１２６ビツト）毎に所定ビット数（同図では２ビツト
）の直流制御ビットを挿入して、冗長データ系列を得る
。その後、所望のＴｌ１ｌｎ、　ＴＩＱＸが得られるよ
うに符号変換を施すが、この実施例では第１表及び第２
表による変換を行うものとする。その結果、同図（Ｂ）
の出力符号系列が得られ、また、出力波形は同図（Ｃ）
のようになる。同図（Ａ）において各直流制御ビットは
“００°か“１１”の２通りの値のうち、同図（Ｃ）の
出力波形のＤＳＶの絶対値がより小さくなる方の値が選
択されるものとする。すなわち、例えば出力波形におい
てａ点でのＤＳＶが＋１だとして、次の直流制御ビット
の値を“００”または“１１”としたときのｂ点でのＤ
ＳＶの値がそれぞれ−２または＋６になるとすると、Ｄ
ＳＶの絶対値がより小さくなる“００゛が直流制御ビッ
トの値として選択される。このようにしてＤＳＶの制御
が行われるが、選択された直流制御ビットが挿入された
同図（Ａ）の冗長データ系列に対して、符号変換が施さ
れて同図（Ｂ）の出力符号系列を得るため、ＤＳＶの制
御とは無関係に所望のＴｍｎ、　ＴＩＩＸが符号変換に
よって達成されることになる。第１表、第２表による変
換を用いた本実施例では、 となる。但し、Ｔは冗長データ系列のビット間隔である
。

冗長データ系列を出力符号系列に変換する符号変換の方
式には、上記の方式に限らず、所望のＴｉ１１．Ｔｍに
応じて任意のものを用いることができる。本実施例で用
いた第１表及び第２表による変換は、種々の符号変換方
式の中で特に本発明に適している。すなわち、直流制御
ビットとして“００”と“１１”の一方の値が選択され
るとすると、“００″は第１表により“０１０°に変換
され、“１１°は第１表または第２表により“１０１“
または°０００″に変換される。１は反転、０は非反転
に対応するので、直流制御ビットとして“００“が選択
されると変換後において反転が１回行われ、“１１″が
選択されると変換後において反転が２回または奪回とな
る。したがって“００″の場合と“１１”の場合とでは
出力波形の極性が直流制御ビットの後で逆になり、ＤＳ
Ｖの増減の方向も互いに逆になるので、いずれか一方を
選択することにより常にＤＳＶの絶対値がより小さくな
るように制御することができるのである。

尚、第３図に示すように直流制御ビットの後に“１１”
が連続している場合は、直流制御ビットか“ＯＯ”のと
きと“１１”のときとでは第２表の変換のブロックの組
み合わせが変わるので出力波形の位相が異なるが、ＤＳ
Ｖの増減の方向が逆であるという関係は保たれるので、
この場合も同様にＤＳＶの制御が可能である。

第４図は本発明によるデータ変換装置の一実施例を示す
ブロック図である。同図において、１は入力データ系列
をランダム化するランダム化回路、２と３はそれぞれ直
流制御ビットとして“００゜と“１１“とのいずれかを
ランダム化された入力データ系列に挿入して冗長データ
系列を生成する冗長データ系列生成回路、４と５は共に
冗長データ系列を第１表及び第２表に従って変換する変
換回路、６と７は共に変換後の冗長データ系列に同期信
号を挿入する同期信号挿入回路、８と９は共に１９２ビ
ツトの遅延を施す遅延回路、１０は遅延回路８あるいは
遅延回路９の一方を選択して出力する選択回路、１１と
１２は共に変換後の信号波形のＤＳＶを直流制御ビット
の先頭（例えば第２図のａ点）から次の直流制御ビット
の直前（例えば第２図のｂ点）までを１区間として区間
毎に求めるＤＳＶ計算回路、１３は選択回路１０の選択
を制御する選択制御回路、１４は出力符号系列の信号波
形のＤＳＶを求めるＤＳＶ計算回路、１５は各部にタイ
ミング信号を供給するタイミング信号発生回路である。

次に、このデータ変換装置の動作について説明する。

ランダム化回路１に入力された入力データ系列は、タイ
ミング信号発生回路１５で同期信号に同期して発生され
たランダム系列ａと排他的論理和が取られ、ランダム化
された入力データ系列となり、冗長データ系列生成回路
２と冗長データ系列生成回路３に入力される。

冗長データ系列再生回路２において、ランダム化された
入力データ系列は、タイミング信号発生回路１５からの
直流制御ビット挿入パルスｂに同期して１２６ビツト毎
に直流制御ビット“００”が挿入されて冗長データ系列
となって変換回路４に入力される。変換回路４では、入
力された冗長データ系列をタイミング信号発生回路１５
からの変換パルスＣによって、第１表及び第２表に従っ
て変換して出力する。変換回路４の出力は同期信号挿入
回路６に入力されて、タイミング信号発生回路１５から
の同期信号挿入パルスｄによって所定の同期信号が挿入
される。同期信号としては、例えば最大反転間隔が２回
連続するような系列が用いられる。同期信号挿入回路６
の出力は遅延回路８とＤＳＶ計算回路１１に入力され、
遅延回路８はこれを１９２ビツト遅延して選択回路１０
に出力する。ＤＳＶ計算回路１１は、同期信号挿入回路
６の出力波形において直流制御ビットの先頭から次の直
流制御ビットの直前までを１区間として各区間の開始直
前にタイミング信号発生回路１５からのリセットパルス
ｅによってリセットされ、各区間毎のＤＳＶを計算して
選択制御回路１３へ出力する。ＤＳＶの値は、リセット
パルスｅが供給されたときの信号波形のレベルが０であ
るとし、以後同期信号挿入回路６から１が出力される毎
にレベルを反転して得られた信号波形について、０のレ
ベルに−１，１のレベルに＋１を割り当てて累積加算し
て求める。入力データ系列は、冗長データ系列生成回路
３にも入力され、ここでは直流制御ビット“００２の代
りに“１１”が挿入され、そののち、変換回路５、同期
信号挿入回路７、遅延回路９、ＤＳＶ計算回路１２にお
いて上記と同様に処理される。ＤＳＶ計算回路１４はタ
イミング信号発生回路１５からの初期リセットパルスｇ
によって、出力符号系列の信号波形のレベルとＤＳｖの
初期値が０にリセットされた後、出力符号列から１が出
力される毎にレベルを反転して得られた信号波形につい
て前述と同様にＤＳＶを求める。但し、ＤＳＶ計算回路
１４では区間毎にＤＳＶのリセットは行わず、初期状態
からの累積されたＤＳＶ値を求める。出力符号系列から
第２図ａ点の信号が出力されて、ＤＳＶ計算回路１４が
ａ点でのＤＳＶ値と信号レベルを選択制御回路１３に出
力しているとき、同期信号挿入回路６と同期信号挿入回
路７の出力は第２図す点の信号となって、ＤＳＶ計算回
路１１とＤＳＶ計算回路１２はａ点からｂ点までの区間
のＤＳＶ値を選択制御回路１３に出力している。このと
きタイミング信号発生回路１５から発生された選択制御
パルスｆによって選択制御回路１３は、ＤＳＶ計算回路
１１とＤＳＶ計算回路１２のそれぞれのＤＳＶ値の正負
の符号を、ＤＳＶ計算回路１４から入力された信号レベ
ルが１のときは反転し０のときはそのままにする。これ
は、ＤＳＶ計算回路１１とｐＳＶ計算回路１２で計算さ
れたＤＳＶ値は区間の開始時点の信号レベルが０である
として計算されたものなので、区間の開始時点の実際の
信号レベルが１のときは、正負の符号を反転したものが
実際のＤＳＶ値となるからである。さらに、このとき選
択制御回路１３は、こうして得られたそれぞれの実際の
ＤＳＶ値をＤＳＶ計算回路１４の出力のＤＳＶ値と加算
し、加算結果の絶対値がより小さくなる一方の系列が選
択回路１０から出力されるように選択回路１０を制御す
る。すなわち、ＤＳＶ計算回路１１の実際のＤＳＶ値と
加算した方がＤＳＶの絶対値が小さい場合は同期信号挿
入回路６の出力が、ＤＳＶ計算回路１２の実際のＤＳＶ
値と加算した方がＤＳＶの絶対値が小さい場合は同期信
号挿入回路７の出力が、選択回路１０で選択されて出力
されるように制御信号が選択制御回路１３から供給され
る。このようにして選択回路１０の出力がａ点となった
時点でｂ点までの次の１区間の出力符号系列が決定され
、これが選択回路１０の出力となるように選択制御回路
１３からの制御信号の値が決定されて１区間の期間中保
持される。ｂ点以降も同様に直流制御ビットの値と１区
間毎の出力符号系列が決定されて出力されて行く。

第５図は、この出力符号系列の一例を示している。直流
制御ビットを挿入する間隔を１区間として、同期信号は
同図のように複数区間毎に挿入してもよいし、あるいは
−区間毎に挿入してもよい。

また、同期信号が直流成分を含まない系列のときは、第
４図において、同期信号挿入回路６と同期信号挿入回路
７を除去してスルーとし、その代りに選択回路１０の出
力に同期信号挿入回路を挿入し、その出力を出力符号系
列とすると共にＤＳＶ計算回路１４に供給するようにし
てもよい。こうすると同期信号挿入回路が１個で済むが
、同期信号に含まれる１の数が奇数個の場合は、同期信
号が挿入されるとその後のＤＳＶも反転されるので、Ｄ
ＳＶ計算回路１１とＤＳＶ計算回路１２において同期信
号の挿入される区間では同期信号後のＤＳＶ値を反転し
て計算する必要がある。

第４図におけるランダム化回路１は、入力データ系列を
ランダム化して周波数成分を拡散するためのものである
。入力データ系列において直流成分を多く含む系列が連
続する場合、ランダム化しないとすると、各区間内でＤ
ＳＶが累積されると共に直流制御ビットで反転されるこ
とにより、ＤＳＶの変化の波形が第６図のようになるこ
とがある。この波形は１区間の長さをＴｓとすると、ｆ
Ｌ＝１／　（４Ｔｓ）の周波数成分を強く含んでおり、
またＤＳＶは信号波形を積分したものであるので、信号
波形もｆＬの成分を強く含むことになる。このとき、Ｔ
ｓが長いとｆＬは低い周波数となり、直流や低周波数成
分が伝送されない伝送系では波形が歪んだり、光ディス
クのような記録再生装置ではフォーカスやトラッキング
のサーボ信号に悪影響を及ぼすことがある。これらの事
態を防止するため、入力データ系列に直流成分が多く含
まれないようにデータをランダム化するのである。Ｔｓ
が短くｆＬが比較的高い周波数の場合や直流成分の多い
系列が連続して入力データ系列に現れることがない場合
には、ランダム化回路１は省略できる。ランダム系列ａ
にはＭ系列などを用いることができ、例えば、タイミン
グ信号発生回路１５内において同期信号に同期してラン
ダム系列発生回路をリセットし、同期信号の間隔の周期
で常に一定の系列となるようにする。また出力符号系列
中にランダム系列ａの先頭位置が特定できるような何ら
かの情報を挿入するのであれば、ランダム系列ａのリセ
ットを同期信号の間隔の複数倍毎に行ってもよい。

なお、第４図の出力符号系列は、１が反転、０が非反転
の信号波形となるように、このあとさらにＮＲＺＩ変調
されて記録あるいは伝送される。

データの再生あるいは受信においては、ＮＲＺＩ変調を
復調した後、検出された同期信号を基準にして直流制御
ビットの位置を知り、第１表及び第２表の逆の変換を行
った後、直流制御ビットを除去することによりデータ系
列を復元する。データ系列がランダム化されている場合
には、同期信号あるいはあらかじめ挿入された位置情報
によってランダム系列ａの先頭位置を知ってこれと同一
の系列を復元されたデータ系列に排他的論理加算するこ
とによりランダム化を解除する。

上記実施例では、冗長データ系列の符号変換に第１表及
び第２表により変換方式を用いたが、本発明においては
符号変換方式を限定するものではなく、他のいかなる符
号変換方式を用いてもよい。

また、上記実施例では直流制御ビットとして“００”と
“１１“のいずれか一方を選択するようにしたが、直流
制御ビットとして取り得る他の値も選択の対象として、
これらの中からいずれか１つを選択するようにしてもよ
い。すなわち上記実施例では直流制御ビットが２ビツト
なので、“００”“１１”の他に“１０”、　“０１″
の値を取ることも可能であり、これらの４つの値の１つ
を選択するようにしてもよい。また、直流制御ビット数
が増えればさらに多くの値の中から選択できる。

但し、このように直流制御ビットとして取り得る値の数
を増やすと、選択の自由度が増えて直流成分の除去がよ
り効果的に行われるが、それぞれの値についてＤＳＶの
値を評価して最終的な選択を行う必要があるので、回路
規模は大きくなる。

発明の効果 以上のように本発明によれば、入力データ系列の所定間
隔毎に所定ビット数からなる直流制御ビットを挿入して
冗長データ系列を生成する際に、冗長データ系列を符号
変換した出力符号系列の直流成分が除去されるように直
流制御ビットの値を決定し、決定された直流制御ビット
の挿入の後に符号変換を行うようにしたので、直流制御
の自由度が大きくかつＴｌ１ｎ、　ＴＩＣＸの制限の影
響なしに、簡単な構成かつ少ない冗長度で直流成分の除
去が可能となる。また、直流制御と独立に符号変換方式
が選べるので、従来のいかなる符号変換方式とも組み合
わせが可能であり、所望のＴｍｎ、Ｔｍが実現できる。

特に、第１表及び第２表の符号変換方式を用いると、 が得られると共に、直流制御ビットが“００”の場合と
１１”の場合とでＤＳＶの増減の方向が逆になるので効
率的な直流の除去が行える。

【図面の簡単な説明】

第１図は従来のデータ変換の一例を示す図、第２図及び
第３図は本発明によるデータ変換の例を示す図、第４図
は本発明によるデータ変換装置を示すブロック図、第５
図は第４図のデータ変換装置による出力符号系列の一例
を示す図、第６図はＤＳＶの変化例を示すグラフである
。

Claims (2)

【特許請求の範囲】
1. （１）２進符号によって表された入力データ系列におけ
   る所定ビット間隔毎に所定ビット数からなる直流制御ビ
   ットを挿入して冗長データ系列を生成する手段と、前記
   冗長データ系列を所定の変換規則によって符号変換して
   出力データ系列を生成する手段とを有し、前記冗長デー
   タによって前記出力データ系列の直流成分を制御するこ
   とを特徴とするデータ変換装置。
2. （２）前記直流制御ビットとして予め用意した２つ以上
   の各データ値に対して前記出力データ系列を求め、前記
   各データ値のうちのいずれか１を、前記出力データ系列
   の直流制御結果を参照して冗長データとして決定する手
   段を有することを特徴とする請求項１記載のデータ変換
   装置。