JPH04116816A - 接合ウェーハ及びその製造方法 - Google Patents

接合ウェーハ及びその製造方法

Info

Publication number
JPH04116816A
JPH04116816A JP2236257A JP23625790A JPH04116816A JP H04116816 A JPH04116816 A JP H04116816A JP 2236257 A JP2236257 A JP 2236257A JP 23625790 A JP23625790 A JP 23625790A JP H04116816 A JPH04116816 A JP H04116816A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
bonded
semiconductor
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2236257A
Other languages
English (en)
Other versions
JPH0719738B2 (ja
Inventor
Nobuyoshi Ogino
荻野　信義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2236257A priority Critical patent/JPH0719738B2/ja
Priority to EP91308029A priority patent/EP0475653B1/en
Priority to DE69126076T priority patent/DE69126076T2/de
Priority to US07/754,754 priority patent/US5238875A/en
Publication of JPH04116816A publication Critical patent/JPH04116816A/ja
Publication of JPH0719738B2 publication Critical patent/JPH0719738B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H10P10/12—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates
    • H10P10/128—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates by direct semiconductor to semiconductor bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • H10P36/07—Gettering within semiconductor bodies within silicon bodies of silicon-on-insulator structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate

Landscapes

  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ゲッター効果を有する直接接合ウェーハ、ま
たは誘電体層を介在するＳ　ＯＩ　（ＳｉｌｉｃｏｎＯ
ｎ　Ｉｎ５ｕｌａｔｏｒ）構造の接合ウェーハ及びその
製造方法に関する。
［従来の技術］ 近年、半導体装置の三次元構造化、高耐圧化、素子間分
離などの観点からＳ　ＯＩ　（Ｓｉｌｉｃｏｎ　０ｎＩ
ｎｓｕｌａｔｏｒ　）構造のウェーハが注目されており
、これは例えば、２層の単結晶シリコンウエーハと絶縁
膜である酸化膜を挟持した構造である。
ＳＯＩ構造のウェーハの製造方法としては、特公昭６２
−３４７１６号公報に単結晶シリコンウェーハ表面上に
熱酸化膜を形成し、単結晶シリコンウェーハの端部にこ
れと一体に連続する単結晶突部を設け、この熱酸化膜上
に多結晶状若しくはアモルファス状のシリコン膜を被着
し、これに電子線或はレーザー光線等のエネルギービー
ムを線状に、かつ一方向に照射して該シリコン膜を線状
に融解、冷却及び固化することによって、全体を単結晶
シリコンの薄膜とする方法が開示されている。ところが
この方法では、溶融シリコンと酸化膜との相互作用によ
って部分的には単結晶化は可能であるが、実用に耐え得
るシリコン単結晶膜は得難いのが実情である。
これを改善し、接合によりＳＯＩ構造のウェーハを得る
ものとして、表面に酸化膜が形成された単結晶シリコン
ウェーハどうしを直接接合し、その後、一方のシリコン
ウェーハ面をエッチバックして薄膜化することにより、
接合ウェーハを形成する方法が開示されている。［榎本
忠儀二日経マイクロデバイス、第１５号（１９８６年９
月）、第３９頁；　Ｌａ５ｋｙ、５ｔｉｆｆｅｒ、Ｗｈ
ｉｔｅ　ａｎｄ　ＡｂｅｒｎａｔｈｙＤｉｇｅｓｔ　ｏ
ｆ　ｔｈｅ　ＩＥＥＥ　Ｉｎｔ、　Ｅｌｅｃ、　Ｄｅｖ
ｉｃｅ　Ｍｅｅｔｉｎｇ（ＩＥＤＭ）、　（Ｄｅｃ、、
１９８５）、　ｐ、６８８　］　、具体的には、表面に
低濃度ｎ−エピタキシャル層を形成した高濃度ｎ゛シリ
コン基板、低濃度の支持用シリコン基板の２枚を準備し
、内幕板表面に熱酸化膜を形成する。次に、これらを重
ね合わせ、密着し、酸化雰囲気中７００℃で熱処理する
ことにより５ｉ０２どうしの接合が完了する。酸化膜厚
は自然酸化膜のレベルから５２０ｎｍまで試みている。
なお、接合機構は次のように説明されている。まず、ウ
ェーハ間にある０２ガスがＳｉＯ□に変わるとき、部分
的に真空部分が作り出され、ウェーハの一部が密着する
。
旦密着した後は水素結合、脱水縮合という反応を経てウ
ェーハどうしの接合が完了する。次にｎ゛シリコン基板
選択エツチングで除去し、ｎ−エピタキシャル層を残す
ことによりＳＯＩ構造を完成させる。
一方、半導体デバイスの高密度化、微細化が進み、総合
的な特性の向上、歩留まりの向上がさらに求められてい
る現在、デバイス製造工程途中において、あるいは出発
材料の状態で、半導体ウェーハにある種の処理を行ない
、欠陥あるいは有害な不純物を不活性化させる能力を持
たせる技術としてゲッタリング技術が広く採用されてい
る。
ゲッタリング処理を施すことにより、ｐｎ接合のリーク
電流が減少し、キャリアのライフタイムが向上してＭＯ
Ｓデバイス、バイポーラデバイスを問わず、その歩留ま
りが著しく向上することが知られている。
［発明が解決しようとする課題］ ところが、上記の接合によりＳＯＩ構造のウェーハを得
る方法は、接合前の接合面の不純物の存在量の制御には
格段の注意を払っていないものであるため、ゲッター効
果は望み得ないという問題があった。
また、２枚の単結晶シリコンウェーハの一方の主表面の
みを鏡面に仕上げ、この鏡面を直接重ね合わせて、一方
を薄層して形成した接合ウェーハ形式の例えばｎ／ｎ＋
またはｐ／ｐ”接合は、理想的段階接合となるので、従
来法のエピタキシャル接合よりも半導体デバイスの設計
製作において有利である。しかしながら、かかる接合ウ
ェーハにおいてもｎ型層及びｐ型層の純度については、
ＳＯＩ構造の接合ウェーハと同様に必ずしも満足すべき
ものではなかった。
本発明は上記の点を解決しようとするもので、その目的
は２枚のウェーハを接合することによりｎ／ｎ”又はｐ
／ｐ＋の段階的接合又はＳＯＩ構造を形成するとともに
、この接合前に一方のウェーハ表面にゲッター効果を与
える積層欠陥（０ｘｉｄａｔｉｏｎＩｎｄｕｃｅｄ　Ｓ
ｔａｃｋｉｎｇ　Ｆａｕｌｔ）を作り込むことにより、
優れたゲッター効果を有するｎ／ｎ”又はｐ／ｐ”の段
階的接合又はＳＯＩ構造の接合ウェーハを提供すること
にある。
［課題を解決するための手段］ 本発明によれば、第１の発明として、第１半導体ウェー
ハと第２半導体ウェーハとが絶縁層を介して或は絶縁層
なしに直接接合され、第２半導体ウェーハの表面部に熱
酸化誘起積層欠陥の薄層が形成されてなること薄膜化す
る接合ウェーハが提供されるものである。
また、本発明によれば、第２半導体ウェーハの鏡面研磨
された面に熱酸化誘起積層欠陥のための前処理を行なっ
た後、第２半導体ウェーハに熱酸化膜を形成させ、次い
で第１半導体ウェーハの鏡面研磨された面に前記第２半
導体ウェーハの処理面側を前記熱酸化膜を介して重ね合
わせた後、これら第１、第２半導体ウェーハを加熱して
両者を接合することを薄膜化する接合ウェーハの製造方
法が提供されるものである。
更に、第２半導体ウェーハの表面に熱酸化誘起の積層欠
陥を形成し、その面を更に鏡面研磨して、当該積層欠陥
層を薄層化すれば、第１の半導体ウェーハの鏡面研磨さ
れた面を直接重ねることによって、第２半導体ウェーハ
を更に研磨して薄層化した際に、当該積層欠陥が当該薄
膜化された当該薄層表面に当該積層欠陥による結晶劣化
を防ぐことができるので好ましい。
［作用］ 本発明の接合ウェーハにおいては、第２半導体ウェーハ
と絶縁層との界面に積層欠陥の薄層が形成されているた
めに、この積層欠陥が不純物原子の沈着場所となり、ゲ
ッタリング中心となる。
よって、第２半導体ウェーハの表面（接合していない方
の面）側に種々の処理を施して半導体装置を作成した場
合の半導体装置におけるｐｎ接合のリーク電流が減少し
、キャリアのライフタイムが向上して、ＭＯＳ型、バイ
ポーラ型を問わず、半導体装置の歩留まりが著しく向上
する。
この積層欠陥のゲッタリング効果は、ｎ／ｎ”またはｐ
／ｐ”の段階接合である熱酸化膜を介在しない直接接合
ウェーハにおいても同様に、半導体装置の特性向上に寄
与する。
また、本発明の接合ウェーハの製造方法においては、第
２半導体ウェーハの鏡面研磨された面が熱酸化誘起積層
欠陥のための前処理を行ない、ウェーハ表面にミクロク
ラックを含む微小結晶欠陥を形成し、次いで、この基板
が熱処理を受けると、この微小欠陥部分に積層欠陥（Ｏ
３Ｆ：０ｘｉｄａｔｉｏｎ　Ｉｎｄｕｃｅｄ　Ｓｔａｃ
ｋｉｎｇ　Ｆａｕｌｔ）が導入される。次に第１半導体
ウェーハの鏡面研磨された面に前記第２半導体ウェーハ
のブリプロセス処理面側を前記熱酸化膜を介して重ね合
わせた後、これら第１、第２半導体ウェーハを加熱して
両者を接合することにより接着剤なしに接合が行なわれ
る。
第２半導体ウェーハの表面に熱酸化誘起積層欠陥を導入
後、当該積層欠陥が導入された面を研磨して積層欠陥の
薄層を残すようにすると、積層欠陥のゲッタリング能を
所定の範囲に制御することが容易になる。第２半導体ウ
ェーハが例えばサブミクロン程度迄に薄層化されても、
積層欠陥が第２半導体ウェーハの薄層単結晶の結晶性を
劣化せず、かつゲッタリング効果により該薄層単結晶の
高純度化を計ることができる。
更に、前述の熱酸化誘起積層欠陥のための前処理として
の微小結晶欠陥の形成には、サンドブラスト、イオン打
ちこみ等の機械的または物理的な方法が用いられる。
上記微小結晶欠陥そのものも接合界面に形成されておれ
ば、接合後においてゲッタリング効果があるが、半導体
装置の製造工程中の熱処理により消失するので、熱酸化
によって積層欠陥に変質するのが好ましい。
また、第１、第２半導体ウェーハの両者を接合した後、
第２ウエーハの表面を研磨してこれを薄膜化すると、従
来のエッチバック法に比べはるかに効率よく薄膜化でき
、高価な装置を用いる必要がな（なる。
［実施例］ 次に本発明の一実施例を添付図面に基づいて説明する。
第１図は本発明のＳＯＩ構造接合ウェーハの構造を示す
断面図である。
第１図において、１はボンドウェーハ（第２半導体ウェ
ーハ）、２はベースウェーハ（第１半導体ウェーハ）、
３は酸化膜（絶縁層）、６は積層欠陥である。
第１図の構成の接合ウェーハは第２図（ａ）〜（ｆ）の
工程を経て作成される。
まず、素子形成面となるべきＳｉボンドウェーハ１　（
第２半導体ウェーハ）の鏡面研磨された面に熱酸化誘起
積層欠陥のための前処理を行なう（第２図（ａ）参照）
。この処理はサンドブラスト、イオン打込み等により鏡
面研磨された面にミクロクラックを含む微小結晶欠陥を
発生させるものである。
次に熱処理を行なう。この熱処理によりミクロクラック
を含む微小結晶欠陥の部分に第２図（ｂ）に示すように
積層欠陥（ＯＳ　Ｆ　：　０ｘｉｄａｔｉｏｎＩｎｄｕ
ｃｅｄ　ＳｔａｃｋｉｎｇＦａｕｌｔ　）が導入される
。
かかる微小結晶欠陥は、その平面密度深さ等の調節が必
要である。鏡面ウェーハが直接接合される場合、或いは
熱酸化膜を形成し、これを介して接合する場合にも、そ
の表面の面粗さは０．５止以下を必要とするので、熱酸
化誘起積層欠陥を形成した後、平滑化のために鏡面研磨
を行なうのがよい。この鏡面研磨は積層欠陥の厚さを調
節するのにも有効である。
また、特に第２半導体ウェーハの表面に前処理を行ない
、熱酸化膜を形成と同時に積層欠陥を発生させ、直ちに
この酸化膜を介して第１半導体ウェーハの表面を接合す
る場合には、前処理によって表面粗さを乱さないように
配慮することが必要である。
次に、積層欠陥が導入された面を研磨により除去し、第
２図（ｅ）に示すように積層欠陥の一部を残す。この時
に破壊検査により、積層欠陥の表面密度及び深さを確認
する。その後、酸化処理して厚さ約５００止の熱酸化膜
を形成し、一方、このボンドウェーハｌの他にベース材
となるべき同じく単結晶のＳｉベースウェーハ２を用意
する。Ｓｉベースウェーハ２は表面粗さＲａ＝０．４μ
ｍ以下に鏡面研磨されたものである。
前述の積層欠陥の表面密度は１０’／ｃｍ２あればよい
。深さは、接合ウェーハの活性領域の単結晶厚さの１０
分の１以下にするのがよい。
次に、第２図（ｅ）に示すように、ベースウェーハ２の
上にボンドウェーハ１を重ね合わせて一体化し、これら
一体化されたウェーハ１，２をＮ２雰囲気中または酸化
性雰囲気中で約１１００℃の温度で約１２０分間熱酸化
処理することによって、第２図（ｆ）に示すように両ウ
ェーハ１，２の全表面に厚さ約５００ｎｍのＳｉＯ□の
酸化膜４を形成する。
次に、上記接合一体化されたウェーハ１，２は冷却され
て第２図（ｇ）に示すようにその上層のボンドウェーハ
ｌの表面が所定の研磨式（例えば３μｍ）を残して所定
の厚さ１＋　（例えば、６μｍ）になるまでプレ研磨（
１次研磨）されるが、Ｓｉ単結晶からなるウェーハ１，
２の熱収縮率（熱膨張率）の方がＳｉＯ□酸化膜３，４
のそれよりも大きいため、ウェーハ１，２を冷却した時
点でこれらウェーハ１，２内には残留応力が蓄積される
。
然るに、本実施例では、上記プレ研磨が終了した時点で
ベースウェーハ２の上下面は路間−厚さ（約５００ｎｍ
　）の酸化膜３，４によって被われるため、該ベースウ
ェーハ２の上下面における残留応力分布が略等しくなり
、上下面の熱収縮率量が路間−となって当該ベースウェ
ーハ２の撓み変形が防がれる。
ところで、前述のようにプレ研磨された厚さｔ、のボン
ドウェーハ１（第２図（ｇ）参照）は、２次研磨によっ
て厚さｔｚ　　（例えば、３μｍ）まで研磨されて薄膜
化され、これによって第２図（ａ）に示すような接合ウ
ェーハ５が得られる。
第２図（ｂ）及び第１図に示す接合ウェーハ５はＳＯＩ
構造を有し、かつ、ゲッター効果に優れたものである。
上記説明は、ＳＯＩ構造を持つ接合ウェーハに限定した
が、ｎ／ｎ”又はｐ／ｐ”の段階接合の直接接合ウェー
ハについても同様のゲッター効果を持つことは、上記説
明から容易に理解される筈である。
【発明の効果Ｊ 以上の説明で明らかなように、本発明の接合ウェーハは
第２半導体ウェーハの接合表面に積層欠陥の薄層が形成
されているために、この積層欠陥が不純物原子の沈着場
所となり、ゲッタリング中心となる。よって、本発明の
接合ウェーハの第２半導体ウェーハの表面側に素子形成
して半導体装置を作成した場合に、半導体装置における
ｐｎ接合のリーク電流が減少し、キャリアのライフタイ
ムが向上して、ＭＯＳ型、バイポーラ型を問わず、半導
体装置の留止まりが著しく向上する。
また、本発明の接合ウェーハの製造方法においては、２
枚の半導体ウェーハを接着剤を用いずに重ね合わせた後
加熱するだけで、高強度に接合されたゲッター効果を有
するｎ／ｎ”又はｐ／ｐ”の段階接合ウェーハ又はＳＯ
Ｉ構造の接合ウェーハが得られる。
【図面の簡単な説明】
第１図は本発明の接合ウェーハの一実施例の構成を示す
断面図、第２図（ａ）　、　（ｂ）　、　（ｃ）　、　
（ｄ）　、　（ｅ）　。 （ｆ）　、　（ｇ）　、　（ｈ）は本発明の接合ウェー
ハの製造工程を示す工程説明図である。 １・・・ボンドウェーハ（第２半導体ウェーハ）、２・
・・ベースウェーハ（第１半導体ウェーハ）、３．４・
・・酸化膜（絶縁層）、５　・・接合ウェーハ、 ６・・・ 積層欠陥。 已願人　信越半導体株式会社

Claims (4)

    【特許請求の範囲】
  1. （１）第１半導体ウェーハと第２半導体ウェーハとが絶
    縁層を介してあるいは直接接合され、第２半導体ウェー
    ハの表層部に熱酸化誘起積層欠陥の薄層が形成されてな
    ること特徴とする接合ウェーハ。
  2. （２）第２半導体ウェーハの鏡面研磨された面に熱酸化
    誘起積層欠陥のための前処理を行なった後、第２半導体
    ウェーハに熱酸化膜を形成させ、次いで第１半導体ウェ
    ーハの鏡面研磨された面に前記第２半導体ウェーハの処
    理面側を前記熱酸化膜を介して重ね合わせた後、これら
    第１、第２半導体ウェーハを加熱して両者を接合するこ
    とを特徴とする接合ウェーハの製造方法。
  3. （３）第２半導体ウェーハの鏡面研磨された接合予定面
    に熱酸化誘起積層欠陥を導入し、積層欠陥が導入された
    当該接合予定面を研磨して積層欠陥層を薄層化し、これ
    に第１半導体ウェーハの鏡面研磨された面を直接重ねた
    後、これら第１、第２半導体ウェーハを加熱して両者を
    接合することを特徴とする接合ウェーハの製造方法。
  4. （４）第１、第２半導体ウェーハの両者を接合した後、
    第２半導体ウェーハの表面を研磨してこれを薄膜化する
    請求項１乃至３の何れかに記載の接合ウェーハの製造方
    法。
JP2236257A 1990-09-06 1990-09-06 接合ウェーハ及びその製造方法 Expired - Lifetime JPH0719738B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2236257A JPH0719738B2 (ja) 1990-09-06 1990-09-06 接合ウェーハ及びその製造方法
EP91308029A EP0475653B1 (en) 1990-09-06 1991-09-02 Bonded wafer and method for production thereof
DE69126076T DE69126076T2 (de) 1990-09-06 1991-09-02 Verbundswafer und Verfahren zu dessen Herstellung
US07/754,754 US5238875A (en) 1990-09-06 1991-09-04 Method of producing a bonded wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2236257A JPH0719738B2 (ja) 1990-09-06 1990-09-06 接合ウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH04116816A true JPH04116816A (ja) 1992-04-17
JPH0719738B2 JPH0719738B2 (ja) 1995-03-06

Family

ID=16998103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2236257A Expired - Lifetime JPH0719738B2 (ja) 1990-09-06 1990-09-06 接合ウェーハ及びその製造方法

Country Status (4)

Country Link
US (1) US5238875A (ja)
EP (1) EP0475653B1 (ja)
JP (1) JPH0719738B2 (ja)
DE (1) DE69126076T2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06118356A (ja) * 1992-10-05 1994-04-28 Matsushita Electric Ind Co Ltd 半導体光導波路素子とその製造方法
JPH06289341A (ja) * 1992-05-26 1994-10-18 Matsushita Electric Ind Co Ltd 光導波路素子とその製造方法
JPH06289345A (ja) * 1992-07-08 1994-10-18 Matsushita Electric Ind Co Ltd 光導波路素子
JPH06289346A (ja) * 1992-09-01 1994-10-18 Matsushita Electric Ind Co Ltd 誘電体光導波路素子およびその製造方法
US5665631A (en) * 1995-05-11 1997-09-09 Samsung Electronics Co., Ltd. SOI substrate manufacturing method
JP2002134721A (ja) * 2000-10-23 2002-05-10 Nec Kyushu Ltd Ｓｏｉウェーハおよびその製造方法
JP2006005341A (ja) * 2004-05-19 2006-01-05 Sumco Corp 貼り合わせｓｏｉ基板およびその製造方法
JP2006134925A (ja) * 2004-11-02 2006-05-25 Nec Electronics Corp Ｓｏｉ基板及びその製造方法
WO2025041531A1 (ja) * 2023-08-21 2025-02-27 信越半導体株式会社 エピタキシャルウェーハの製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4115046A1 (de) * 1991-05-08 1992-11-12 Fraunhofer Ges Forschung Direktes substratbonden
DE4133820A1 (de) * 1991-10-12 1993-04-15 Bosch Gmbh Robert Verfahren zur herstellung von halbleiterelementen
EP0553852B1 (en) * 1992-01-30 2003-08-20 Canon Kabushiki Kaisha Process for producing semiconductor substrate
JPH05218049A (ja) * 1992-01-31 1993-08-27 Nec Corp 半導体素子形成用基板
DE59309969D1 (de) * 1993-05-28 2000-04-13 Ibm Verfahren zur Herstellung eines Plattenstapels aus direkt miteinander verbundenen Siliziumplatten
JPH08255882A (ja) * 1995-03-16 1996-10-01 Komatsu Electron Metals Co Ltd Ｓｏｉ基板の製造方法およびｓｏｉ基板
US6090688A (en) * 1996-11-15 2000-07-18 Komatsu Electronic Metals Co., Ltd. Method for fabricating an SOI substrate
US6413874B1 (en) * 1997-12-26 2002-07-02 Canon Kabushiki Kaisha Method and apparatus for etching a semiconductor article and method of preparing a semiconductor article by using the same
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
JP4765157B2 (ja) * 1999-11-17 2011-09-07 株式会社デンソー 半導体基板の製造方法
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US20050150877A1 (en) * 2002-07-29 2005-07-14 Sumitomo Precision Products Co., Ltd. Method and device for laser beam processing of silicon substrate, and method and device for laser beam cutting of silicon wiring
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JP4552857B2 (ja) * 2003-09-08 2010-09-29 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハおよびその製造方法
WO2007072624A1 (ja) * 2005-12-19 2007-06-28 Shin-Etsu Handotai Co., Ltd. Ｓｏｉ基板の製造方法およびｓｏｉ基板
JP5256625B2 (ja) * 2007-03-05 2013-08-07 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの評価方法
WO2022094587A1 (en) 2020-10-29 2022-05-05 Invensas Bonding Technologies, Inc. Direct bonding methods and structures
CN112420630B (zh) * 2020-11-23 2024-04-26 西安众力为半导体科技有限公司 一种堆叠键合式igbt器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645047A (en) * 1979-09-20 1981-04-24 Toshiba Corp Manufacture of semiconductor monocrystal film
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5787119A (en) * 1980-11-19 1982-05-31 Toshiba Corp Manufacture of semiconductor device
JPS58180028A (ja) * 1982-04-16 1983-10-21 Oki Electric Ind Co Ltd 半導体ウエハの処理方法
JPS5952841A (ja) * 1982-09-20 1984-03-27 Nec Corp 半導体装置
US4509990A (en) * 1982-11-15 1985-04-09 Hughes Aircraft Company Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates
JPS6173345A (ja) * 1984-09-19 1986-04-15 Toshiba Corp 半導体装置
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
JPS6430247A (en) * 1987-07-24 1989-02-01 Fujitsu Ltd Semiconductor device
JP2685819B2 (ja) * 1988-03-31 1997-12-03 株式会社東芝 誘電体分離半導体基板とその製造方法
NL8800953A (nl) * 1988-04-13 1989-11-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderlichaam.
DE3829906A1 (de) * 1988-09-02 1990-03-15 Siemens Ag Verfahren zum herstellen von halbleiter-bauelementen
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06289341A (ja) * 1992-05-26 1994-10-18 Matsushita Electric Ind Co Ltd 光導波路素子とその製造方法
JPH06289345A (ja) * 1992-07-08 1994-10-18 Matsushita Electric Ind Co Ltd 光導波路素子
JPH06289346A (ja) * 1992-09-01 1994-10-18 Matsushita Electric Ind Co Ltd 誘電体光導波路素子およびその製造方法
JPH06118356A (ja) * 1992-10-05 1994-04-28 Matsushita Electric Ind Co Ltd 半導体光導波路素子とその製造方法
US5665631A (en) * 1995-05-11 1997-09-09 Samsung Electronics Co., Ltd. SOI substrate manufacturing method
JP2002134721A (ja) * 2000-10-23 2002-05-10 Nec Kyushu Ltd Ｓｏｉウェーハおよびその製造方法
JP2006005341A (ja) * 2004-05-19 2006-01-05 Sumco Corp 貼り合わせｓｏｉ基板およびその製造方法
JP2006134925A (ja) * 2004-11-02 2006-05-25 Nec Electronics Corp Ｓｏｉ基板及びその製造方法
WO2025041531A1 (ja) * 2023-08-21 2025-02-27 信越半導体株式会社 エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
EP0475653A3 (de) 1994-03-09
US5238875A (en) 1993-08-24
EP0475653B1 (en) 1997-05-14
DE69126076D1 (de) 1997-06-19
EP0475653A2 (en) 1992-03-18
JPH0719738B2 (ja) 1995-03-06
DE69126076T2 (de) 1997-10-30

Similar Documents

Publication Publication Date Title
JPH04116816A (ja) 接合ウェーハ及びその製造方法
JP3037934B2 (ja) 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
EP0706714B1 (en) Soi substrate fabrication
US7067386B2 (en) Creation of high mobility channels in thin-body SOI devices
JP3237888B2 (ja) 半導体基体及びその作製方法
JP2000260777A (ja) プラナーイントリンシックゲッタリングゾーンを含む結合基板の形成方法とその方法により形成された基板
JPS61296709A (ja) 半導体装置の製造方法
JPH0719839B2 (ja) 半導体基板の製造方法
JPH1187668A (ja) Ｓｏｉ基板の製造方法
JPH07297377A (ja) 半導体装置およびその製造方法
JP3048754B2 (ja) 半導体基板
JP3412449B2 (ja) Ｓｏｉ基板の製造方法
JPH0964319A (ja) Ｓｏｉ基板およびその製造方法
JP3484961B2 (ja) Ｓｏｉ基板の製造方法
JPH03250615A (ja) 接合ウエーハの製造方法
JPH04199632A (ja) Ｓｏｉウエハ及びその製造方法
JPH11307471A (ja) Ｓｏｉ基板の製造方法
JPH01241168A (ja) バイポーラトランジスタおよびその製造方法
JP3465765B2 (ja) Ｉｇｂｔ用半導体基板の作製方法
JP2963353B2 (ja) 誘電体分離基板の製造方法及び誘電体分離基板
JPH0472631A (ja) 半導体基板およびその製造方法
US7029991B2 (en) Method for making a SOI semiconductor substrate with thin active semiconductor layer
JPH07153928A (ja) 半導体基板およびその製造方法
JPH05160090A (ja) 半導体基板の製造方法
JPH0574667A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19950912