JPH04123435A

JPH04123435A - 半導体装置の製造方法

Info

Publication number: JPH04123435A
Application number: JP2242558A
Authority: JP
Inventors: Hiroyuki Kawahara; 川原　博幸; Mitsuo Kono; 光雄河野
Original assignee: Komatsu Electronic Metals Co Ltd
Current assignee: Sumco Techxiv Corp
Priority date: 1990-09-14
Filing date: 1990-09-14
Publication date: 1992-04-23
Anticipated expiration: 2015-02-21
Also published as: EP0552366A1; EP0552366A4; US5506154A; WO1992005578A1; JP3011982B2; DE69125498T2; EP0552366B1; DE69125498D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は、半導体装置の製造方法に関し、ウェーハの初
期酸素濃度（以下、初期Ｏ１という）、熱処理工程にお
けるウェーハの反り量、及び内部欠陥密度（以下、ＢＭ
Ｄ密度という〕の三者の関係を利用して、素子製造工程
中に受ける熱処理によるウェーハの反り量を最か限に留
め、かつ、ゲッタリング能力に必要とされるＢＭＤ密度
を確保して、素子歩留を向上させる技術を提供する。

［従来の技術］シリコン単結晶を基板として用いた半導体素子製造にお
いて、その歩留り向上のために、従来から、各種ゲッタ
リング方法が開発されて用いられている。

とくに、ＣＺシリコン単結晶中に含まれた過飽和の酸素
に起因して、熱処理工程でウェーハ内に発生する内部欠
陥を、ゲッタリングサイトとして利用する、いわゆる、
イントリンシックゲッタリング（以下、ｉＧという）は
、クリーンなゲッタリング方法として、一般に良く用い
られている。

ＩＧ能力は、ＢＭＤ密度と密接な関係があり、また、そ
れぞれの素子の種類によって、それに応じたＩＧ能力が
要求される。つまり、それぞれの素子の種類ごとに、ウ
ェーハに最適なりＭＤ密度が要求されている。

一方、通常良く使用されるＣＺシリコン単結晶ウェーハ
の初期Ｏｉは、１２ＸＩＯ”　〜１８Ｘ１０”ａｔｏｍ
Ｓ／ＣＣであり、最適な、ＢＭＤ密度を得るために、そ
れぞれの基板ウェーへの初期Ｏｉに応じて、６００〜９
００℃で酸素析出核発生のための前熱処理を施している
。

［発明が解決しようとする課題］ゲッタリング能力より決められたＢＭＤ密度を、半導体
素子製造工程の熱処理にて、その内部に発生させること
ができるウェーハにおいては、しばしば、熱処理炉への
挿入・引出しに伴うウェーハ面内の温度勾配により、熱
応力が生じ、内部欠陥より転位が発生・増殖し、ウェー
ハは少なからず変形して、反ったり、欠陥の連なったス
リップを発生させるようになる。スリップを生じた部分
は、素子特性を悪化させる。また、ウェーハの反りも、
マスク合せなどの微細な工程でのパターンずれを惹起し
、いずれも、素子歩留りを低下させる。

［課題を解決するための手段］本発明は、以上のような問題点を解決すべくなされたも
ので、半導体装置製造に当たり、素子歩留及びゲッタリ
ング能力より要請されて、素材となる単結晶シリコンウ
ェーハに対し、素子製造工程通過後のウェーハの反り限
界値と、ＢＭＤ密度を゛−一定範囲特定したとき、この
一定範囲を、同時に満たし得るだけの初期Ｏｉを有した
ウエーノλに、該初期Ｏｉの上限値と下限値間の一定範
囲と、前記ＢＭＤ密度の一定範囲とを同時に満足させ得
る時間を用いて、前熱処理を施すことを特徴としている
。

すなわち、予め、異なる初期０１を有する複数のシリコ
ンウェーハ毎に、素子製造プロセスでの熱処理または、
シミュレーション熱処理におけるウェーハ内のＢＭＤ密
度と、ウェーハの反り量との関係を求めておき、この関
係から、さらに素子歩留りとゲッタリング能力から制約
されて、反りの限界値（ａ）とＢＭＤ密度範囲（ｂ）と
を特定したときに定まる、ａ、ｂ両者を同時に満足する
領域に交差する初期Ｏｆの上限値（Ｘ）と下限値（ｙ）
とを求め、一方、同様に予め求めた前熱処理時間毎の、
ウェーハ中の初期Ｏｉと、ＢＭＤ密度との関係において
、前記初期Ｏ１の上限値（ｘ）と下限値（ｙ）間の一定
範囲（Ｃ）と前記ＢＭＤ密度範囲（ｂ）とを同時に満足
する領域に交差する熱処理時間で、前記上限値（Ｘ）と
下限値（ｙ）の範囲内にある初期Ｏｉを有するシリコン
ウェーハを前熱処理するものである。

また、前記ＢＭＤ密度の測定には、赤外線レーザを用い
た光散乱トモグラフ法を用いると、その判定が明瞭にな
る。

［作用］従来から、ＢＭＤ歯度と、ウェーハの反り量との関係は
、第１図（「ウオーペツジオブチョクラルスキー−グロ
ウンシリコン　ウエーノλスアズアフエクテイツドバイ
オキシジエンプレシビテーション」：ジャパニーズジャ
ーナルオブアプライド　フィジックス２４巻、ＮＯ７，
７月号、１９８５゜８１８頁Ｊ　　（ｒＷａｒｐａｇｅ
　ｏｆｃｚｏｃｈｒａｌｓｋｉ−ＧｒｏｗｎＳｉｌｉｃ
ｏｎ　Ｗａｆｅｒｓ　ａｓ　Ａｆｆｅｃｔｅｄ　ｂｙ　
ＯｘｙｇｅｎＰｒｅｃｉｐｉｔｉｏｎＪ：Ｊａｐａｎｅ
ｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　ＡｐｐｌｉｅｄＰｈｙｓ
ｉｃｓ　Ｖｏｌ、２４．Ｎｏ７．Ｊｕｌｙ、１９８５．
Ｐ、８１８　）に示したように、前者の増加にともない
、後者も大きくなることが知られている。

本発明者は、この関係をさらに詳しく調査したところ、
同−ＢＭＤ密度であっても、ウェーハ内の初期○ｉの違
いにより、シミュレーション熱処理後のウェーハの反り
量に差が生じることを見出した。この様子を第２図に示
す。また、第３図は、横軸に酸素析出量をとって表現し
たものである。

すなわち、同−ＢＭＤＶ：度あるいは、同−酸素析出量
であっても、ウェーハ中の初期Ｏｉの低い方が、シミュ
レーション熱処理後のウェーハの反り量は小さい。なお
、ここでいう、シミュレーション熱処理とは、第４図に
示した熱処理工程をいう。

この熱処理は、従来より素子製造工程をシミュレートす
るシミュレーション熱処理として、当業界で最もよく採
用されているものである。

ところで、前記のように、同−ＢＭＤ密度であっても、
ウェーハ中の初期○ｉの低い方が、シミュレーション熱
処理後のウェーハの反り量は小さくなるのであるから、
反りを極力抑えるためには、できるだけ初期○ｌの低い
ウェーハを選んで、製造に供すれば良い、ということに
なる、が実際は、低すぎる初期Ｏｆのものは、シミュレ
ーション熱処理に先立って行なう、前熱処理の時間を、
極めて長くとらなければならなくなり、生産性の面から
自ずと下限がある。逆に、高すぎる初期Ｏｉのものは、
短時間の熱処理でＢＭＤ密度は確保できても、ウェーハ
の反りが大きくなったり、ウェーハ自身の脆化等が起き
たりして、これも、適当な上限がある。

そこでいま、第一段階で、指標となるシミュレーション
熱処理あるいはプロセスでの熱処理におけるウェーハの
反り量とＢＭＤ密度とを、素子歩留りやゲッタリング能
力から要請されて、成る所望の範囲に特定すると、この
範囲を満足すべき、初期Ｏｉの範囲が限られてくる。

次に、第二段階で、前熱処理時間毎に予め求めた、初期
○ｉとＢＭＤ密度との関係から、第一段階で限定された
初期Ｏｉの範囲と、前記所望のＢＭＤ密度範囲とを同時
に満足させるときの前熱処理時間を求めれば、この求め
た処理時間が、所望のＢＭＤ密度の確保と、反り量を所
望の範囲以下に納めるための、前熱処理条件になるので
ある。

したがって、本発明の特徴は、第一段階で選んだ、初期
Ｏｉ範囲にあるウェーハに対し、第二段階で求めた時間
の前熱処理を施すことである。

［実施例１］初期Ｏ１が、３．５　ｘ　ｔｏ”　〜１７．５　ｘ　Ｉ
Ｑ”　ａｔｏｍｓ／ｃｃ直径φ５′、結晶軸＜１００＞
、導電型Ｐ型、抵抗率２〜６Ω・ａｍの、ＣＺシリコン
鏡面ウェーハを、初期○ｌに分けて、それぞれ６５０℃
で、０．５〜７８時間の前熱処理を行なった。

つづいて、第４図に示すＤＲＡＭ製造工程を想定した熱
処理（以下、Ｃ−ＭＯＳシミュレーションという）を施
し、熱応力によって発生する、ウェーハの反り量とウェ
ーハ中のＢＭＤ密度及び酸素析出量との関係を求めた。

その結果は、前記第２図及び第３図に示したとおりであ
る。

本実施例から、初期０１が興なれば、熱処理後のＢＭＤ
密度が同一でも、ウェーハの反り量に差があることが分
かる。すなわち、初期０１が低い方が、反り量は小さい
。

なお、第５図は、横軸に初期Ｏ１、縦軸にＢＭＤａ′度
をとり、６５０℃にける前熱処理時間毎にその関係をグ
ラフ化したものである。

［実施例２コ通常、たとえばＤＲＡＭの製造に供されるシリコンウェ
ーハ内のＢＭＤ密度範囲は、概ね、ｌＸｌ０°〜２×ｌ
Ｏ°ケ／ｄにある。

ここで、実施例１の第２図に示した関係から、ＢＭＤ密
７を範１１が、前記（７）ｌ　ｘ　ＩＯ”　〜２　Ｘ　
１０”　）７　／ａｄにあって、かつ、反り量に、たと
えば、５０μｍ以下が要求されている場合、図の縦軸と
横軸に囲まれた範囲（第２図中斜線部分）を満足し得る
のは、初期Ｏｉが、１７　Ｘ　１０”　ａｔｏｎｅｓ／
ｃｃ以下のウェーハに限られることが明らかになる。ま
た、少なくとも、ｌｏ　ｘ　ｔｏ”　ａｔｏｍｓ／ｃｃ
以上の初期Ｏｉが必要であることも分かる。そこで、初
期０１が、この１７　Ｘ　１０”ａｔｏｍｓ／ｃｃ以下
、１０　Ｘ　１０”　ａｔｏｍｓ／ｃｃ以上の、たとえ
ば、１５．５　ｘ　１０”　ａｔｏｍｓ／ｃｃのウェー
ハを選んだとき、上記斜線部分に交差するところを、横
軸で見れば、反り量５０μｍ以下になるには、ＢＭＤ密
度範囲として、前記Ｉ　Ｘ　１０”〜２×１ｒケ／ｃｄ
のうち、特にｌＸｌ０“〜１．３Ｘｌｏ“ケ／ｄに限定
されることが明らかになる。

次に、第５図を用い、このＢＭＤ密度範囲ｌ×１０”　
〜１．３　Ｘ　１０’ケ／ｃｎｆで区切られた、上記初
期Ｏｉ１５．５　Ｘ　１０°’　ａｔｏｍｓ／ｃｃの線
に交差する曲線カラ、所望のＢＭＤＩ度を確保するため
には、前記１５．５　Ｘ　１０”　ａｔｏｍｓ／ｃｃな
る初期Ｏｉのウェーハニは、６５０℃における前熱処理
時間として、１３５分乃至１７５分を採用すれば良いこ
とが明らかとなる。

［実施例３］初期Ｏｉが、１６　ｘ　１０”　ａｔｏｍｓ／ｃｃ以下
、１２　Ｘ　１０”ａｔｏｍｓ／ｃｃ以上のＣＺシリコ
ンウェーハ（直径　φ５Ｎ結晶軸＜１００＞、導電型Ｐ
型、抵抗率２〜６Ω・ａｎ）２５枚に対し、初期Ｏｉ毎
に、実施例２の手法により求めた、６５０℃におけるそ
れぞれの時間で、前熱処理を施し、これにＤ−ＲＡＭ素
子を形成して、２０６個／枚の素子について歩留りを観
た。

その結果、良品素子は、２５枚平均で１８７個で、歩留
りは、９０％以上であった。

またウェーハの反り量は、全て５０μｍ以下であり、Ｂ
ＭＤ密度は、１×１０“〜２×１０“ケ／ｃｒｄの範囲
におさまった。すなわち、第２図でいえば、その関係は
、斜線範囲内におさまるものであった。

［比較例１コ初期○ｌが、＋６　Ｘ　ＩＱ”　ａｔｏｍｓ／ｃｃ以下
、１２　Ｘ　１０”ａｃｏｍｓ／ｃｃ以上の、直径φ５
′、結晶軸＜１００＞、導電型Ｐ型、抵抗率２〜６Ω・
Ｃｍの、ＣＺシリコン鏡面ウェーハに対し、ＢＭＤ密度
のみが、ｌ×１０“〜２×１０°ケ／７の範囲入るよう
に、６５０℃において、適宜前熱処理を施し、これにＤ
ＲＡＭ素子を形成して、２０６個／枚の素子について歩
留りを観た。

その結果、良品素子は、２５枚平均で１３２個であり、
歩留りは６４％であった。

ＢＭＤ密度は、ｌ×１０“〜２Ｘ１０°ケ／ｄの範囲に
おさまったが、ウェーハの反り量は、その半数近くが、
５０μｍ以上であった。

［比較例２コ初期ｏ１が、＋７　Ｘ　１０°’ａｔｏｍｓ／ｃｃ以上
の、直径φ５′、結晶軸＜１００＞、導電型Ｐ型、抵抗
率２〜６Ω・ｃｍの、ＣＺシリコン鏡面ウェーハに対し
、ＢＭＤ密度のみが、ｌ×１０“〜２×１０“ケ／ｄの
範囲入るように、６５０℃において、適宜前熱処理を施
し、これにＤＲＡＭ素子を形成して、２０６個／枚の素
子について歩留りを観た。

その結果、良品素子は、２５枚平均で２１個であり、歩
留りは１０％であった。

ＢＭＤ密度は、１ｘ１０６〜２×ｌＯ°ケ／ａｌ＋の範
囲におさまったが、ウェーハの反り量は、その全数近く
が、５０μｍ以上であった。

［比較例３コ初期Ｏｉが、１２　ｘ　１０”　ａｔｏｍｓ／ｃｃ以下
の直径φ５＃、結晶軸＜１００＞、導電型Ｐ型、抵抗率
２〜６Ω・ＣＩの、ＣＺシリコン鏡面ウェーハに対し、
ＢＭＤ密度のみが、ｌ　Ｘ　１０”　〜２　Ｘ　１０’
ケ／ｄの範囲入るように、６５０℃において、適宜前熱
処理を施すことを試みたが、極めて長時間を要し、生産
性の上から、実用に供し難いことが判明した。

なお、本発明の各実施例及び、比較例におけるウェーハ
内のＢＭＤ密度の計測に当っては、赤外線レーザによる
光散乱トモグラフ法を用いたが、エツチング法によって
も構わない。

前記各実施例は、本発明をＤＲＡＭ素子製造の際に適用
したものであるが、Ｓ　ＲＡ　Ｍ素子では、適正なりＭ
Ｄ密度は２×ｌＯ“〜５×ｌＯ°ケ／ｃｆｆｌで、清浄
度の高い工程ならば、ｌ　Ｘ　１０’〜５ＸＩＯ’ケ／
ｄにあることが分かった。すなわち、それぞれの素子の
種類や製造工程の清浄度によって、ウェーハには、最適
なりＭＤ密度が要求される。実施例で用いた第２図は、
　ＤＲＡＭを忍足した、Ｃ−ＭＯＳシミュレーションで
のウェーハのＢＭＤ密度と、反り量の関係を表したもの
であるが、ＳＲＡＭ、マスクＲＲＯＭあるいはバイポー
ラ等の素子ごとに、適正なシミュレーションを適宜採用
することにより、ＢＭＤ密度と反り量の関係を、容易に
求めることができる。

ＢＭＤ密度と反り量との関係は、各素子製造の熱処理条
件や、素子製造に用いられるウェーハの種類により多少
異なるが、初期０１依存性は、いずれのシミュレーショ
ンでも、同様であった。

［発明の効果コゲッタリング能力から要請される、ある一定のＢＭＤ密
度を確保するためには、ウェーハ内の初期Ｏｉ、前熱処
理条件の組合せで、適宜選択は可能であるが、本発明に
よる方法を用いれば、ウェーハの反り量を最も低く抑え
て、かつ、所望のゲッタリング能力を発揮するために必
要なりＭＤｔ度を確保するための、前記諸条件の組合せ
を、試行錯誤によることなく、短時間に、効率的に選び
出すことができる。

本発明では、反りの発住に相関をもつウェーハ内の初期
Ｏｉを指標として、ウェーハを選び、最終的に、素子製
造の前熱処理時間を定めるので、実施例からも明らかな
ように、従来法に較べ、歩留りが向上し、生産性に寄与
する。

本発明では、ウェーハの反りについて記載したが、反り
によって生じてくる欠陥の連なりであるスリップについ
ても同様にして対応することができる。

また、本発明では、前熱処理温度を一定として、前熱処
理時間を定めたが、前熱処理温度が変わっても、それに
応じて同様の操作で、最適の処理ａ寺間を定めることが
できる。

さらに、酸素析出核形成のための前熱処理の前に、酸素
の外方向拡散のための高温（通常１１００″′Ｃ以上）
熱処理を加えたウェーハにお（−でも、本発明は適用す
ることができ、試行錯誤によることなく、最適の前熱処
理条件を設定することができる。

それは、第６図に示したように、酸素析出核形成のため
の前熱処理の前に、高温度の熱処理工程力τ入っても、
入らなくても、同一の初期Ｏｉのものであれば、反り量
と酸素析出量との関係番二番ま差力τ生じないこが、　
Ｃ−ＭＯＳシミュレーションで確認されたからである。

【図面の簡単な説明】

第１図は、ウェーハ内のＢＭＤ密度とウエーノ＼の反り
量との関係を示す図。第２図は、初期○ｌ毎に、ウェーハ内のＢＭＤＥ度とウ
ェーハの反り量との関係を求めた図。第３図は、初期Ｏｉ毎に、ウェーハ内のＢＭＤ密度と析
出酸素量との関係を求めた図。第４図は、シミュレーション熱処理を表す図。第５図は、前熱処理時間毎に、ウェーハ内の初期Ｏｉと
ＢＭＤ密度との関係を求めた図。第６図は、ウェーハの反り量と析出酸素量との関係を示
す図。反り１０＋１０” １０　＋１０１　。密度ケ／　ＣｍＪ）負宥　ｌ　図反り１０′１１０＋１０　＋１０　＋密度ケ／ｍｌ反りヰ斤出白変素１シ１０１　＋（ａｔＯｍｓ　／第４図反り μｎ）ＩＥＩ　１１１２析出酸素量ｘ　　：Ｌ　　Ｏ”　’ （ａ　ｔ　　０　ｍ　ｓ　、／　ｃ：、ｃ、）第図

Claims

【特許請求の範囲】

１　半導体装置製造に当たり、素子歩留及びゲツタリン
グ能力より要請されて、素材となる単結晶シリコンウェ
ーハに対し、素子製造工程におけるウェーハの反り限界
値と、内部欠陥密度とを一定範囲に特定したとき、この
一定範囲を、同時に満たし得るだけの初期酸素濃度を有
したウェーハに、該初期酸素濃度の上限値と下限値間の
一定範囲と、前記内部欠陥密度の一定範囲とを同時に満
足させ得る熱処理時間を用いて、酸素析出核発生のため
の前熱処理を施すことを特徴とする半導体装置の製造方
法。