JPH0412406B2 - - Google Patents
Info
- Publication number
- JPH0412406B2 JPH0412406B2 JP58187494A JP18749483A JPH0412406B2 JP H0412406 B2 JPH0412406 B2 JP H0412406B2 JP 58187494 A JP58187494 A JP 58187494A JP 18749483 A JP18749483 A JP 18749483A JP H0412406 B2 JPH0412406 B2 JP H0412406B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- ppr
- phase
- binary data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000630 rising effect Effects 0.000 claims 1
- 229920005630 polypropylene random copolymer Polymers 0.000 description 13
- 238000007792 addition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P13/00—Indicating or recording presence, absence, or direction, of movement
- G01P13/02—Indicating direction only, e.g. by weather vane
- G01P13/04—Indicating positive or negative direction of a linear movement or clockwise or anti-clockwise direction of a rotational movement
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、パルスジエネレータの１回転あたり
の出力パルス数をそのスリツト数以下で任意に可
変できる出力パルス数可変装置に関するものであ
る。
の出力パルス数をそのスリツト数以下で任意に可
変できる出力パルス数可変装置に関するものであ
る。
従来サーボモータ等の回転数を検出するために
用いられるパルスジエネレータ（以下、PGと称
する）は、その１回転あたりの出力パルス数（以
下、PPRと称する）が固定されている。ところ
が、NC工作機等のサーボ系の回転数フイードバ
ツクに用いられるPGのPPRは、ボールネジのピ
ツチやギヤ比、又は、パルス処理部の逓倍比など
から決定されるのが実情である。
用いられるパルスジエネレータ（以下、PGと称
する）は、その１回転あたりの出力パルス数（以
下、PPRと称する）が固定されている。ところ
が、NC工作機等のサーボ系の回転数フイードバ
ツクに用いられるPGのPPRは、ボールネジのピ
ツチやギヤ比、又は、パルス処理部の逓倍比など
から決定されるのが実情である。
そのため、各種条件にあつたPGを提供するた
めに、前記PPRの異なる機種を多数備えておか
なければならないという欠点があつた。
めに、前記PPRの異なる機種を多数備えておか
なければならないという欠点があつた。
本発明は、上記欠点を解消し、PGから出力さ
れる２相パルスのPPRをそのPGのスリツト数以
下の範囲で任意に可変できる装置を提供すること
を目的とする。
れる２相パルスのPPRをそのPGのスリツト数以
下の範囲で任意に可変できる装置を提供すること
を目的とする。
以下、図面を参照して本発明の具体的実施例を
説明する。第１図は、本発明の具体的回路図であ
り、１はパルス処理回路部、２は積分回路部、３
は２相化回路部、４はPPR設定部である。ただ
し、ここでは、PGのスリツト数を1024（＝210）
として説明する。従来であれば、スリツト数イコ
ールPPRである。
説明する。第１図は、本発明の具体的回路図であ
り、１はパルス処理回路部、２は積分回路部、３
は２相化回路部、４はPPR設定部である。ただ
し、ここでは、PGのスリツト数を1024（＝210）
として説明する。従来であれば、スリツト数イコ
ールPPRである。
さて、パルス処理回路部１は、EXOR１−ａ、
インバータ１−ｂ、FULL ADDER１−Ｃ、Ｄ
フリツプフロツプ１−ｄからなつており、PGの
２相パルス出力Ai，Biを２進数データΣ1，Σ0に
変換するものである。すなわち、図示した回路か
らわかるように、PGが正転時は（Σ1，Σ0）＝
（０、１）、逆転時は（Σ1，Σ0）＝（１、１）、停止
時は（Σ1，Σ0）＝（０、０）となるように構成さ
れている。
インバータ１−ｂ、FULL ADDER１−Ｃ、Ｄ
フリツプフロツプ１−ｄからなつており、PGの
２相パルス出力Ai，Biを２進数データΣ1，Σ0に
変換するものである。すなわち、図示した回路か
らわかるように、PGが正転時は（Σ1，Σ0）＝
（０、１）、逆転時は（Σ1，Σ0）＝（１、１）、停止
時は（Σ1，Σ0）＝（０、０）となるように構成さ
れている。
PPR設定部４は、10個のスイツチからなり、
1023（＝210−１）以下の数が自由に設定できる。
1023（＝210−１）以下の数が自由に設定できる。
積分回路部２は、パルス処理回路部１の出力
Σ0のタイミングにしたがつて、Ｄフリツプフロ
ツプ２−ｄが保持する前回値に、PPR設定部４
で設定した値を加算又は減算する。Σ0とともに
出力されたΣ1が“０”のとき加算、“１”のとき
減算となる。
Σ0のタイミングにしたがつて、Ｄフリツプフロ
ツプ２−ｄが保持する前回値に、PPR設定部４
で設定した値を加算又は減算する。Σ0とともに
出力されたΣ1が“０”のとき加算、“１”のとき
減算となる。
すなわち、Ｄフリツプフロツプの出力B1〜B10
がFULL ADDER２−Ｃに入力されるので、ア
キユムレータとして機能するのである。
がFULL ADDER２−Ｃに入力されるので、ア
キユムレータとして機能するのである。
なお、B1〜B10の加減等によつて生ずる桁あふ
れ（オーバーフロー又はアンダーフロー）は、
Bx-1，Bxに現われる。
れ（オーバーフロー又はアンダーフロー）は、
Bx-1，Bxに現われる。
２相化回路部３は、２進数データBx-1，Bxを
２相出力に変換する。
２相出力に変換する。
さて、ここで、要求出力PPRを500とし、すな
わち500＝1F4（Ｈ）＝111110100（２）をPPR設定
部４に設定し、Ｄフリツプフロツプ２−ｄの初期
状態を仮りに、B10（Ｈ）として動作させた場合
を第２図に示す。
わち500＝1F4（Ｈ）＝111110100（２）をPPR設定
部４に設定し、Ｄフリツプフロツプ２−ｄの初期
状態を仮りに、B10（Ｈ）として動作させた場合
を第２図に示す。
すなわち初期状態B10（Ｈ）の最上位２桁Bx
Bx-1は“１”、“０”でありA0，B0は、“１”、
“１”となる。
Bx-1は“１”、“０”でありA0，B0は、“１”、
“１”となる。
次にPPR設定部４で設定された1F4（Ｈ）を加
算すると、Bx，Bx-1は“１”、“１”となりA0，
B0は“０”、“１”となる。
算すると、Bx，Bx-1は“１”、“１”となりA0，
B0は“０”、“１”となる。
このようにして、くり返し加算したものをタイ
ムチヤートに示している。
ムチヤートに示している。
PPR＝1024の２相パルスAi，Biから変換され
た２相パルスA0，B0はPPR500となつていること
がわかる。
た２相パルスA0，B0はPPR500となつていること
がわかる。
つまり積分回路への入力比が500／210であるの
で、オーバーフロー率がそのまま500／210となり
１周1024個のパルスに対して500パルスが出力さ
れるのである。
で、オーバーフロー率がそのまま500／210となり
１周1024個のパルスに対して500パルスが出力さ
れるのである。
以上述べたように本発明によれば、PGのスリ
ツト数以下であれば任意の数に２相パルスを変換
することができ、融通性の高い装置を提供でき
る。
ツト数以下であれば任意の数に２相パルスを変換
することができ、融通性の高い装置を提供でき
る。
なお、本発明の装置はPG本体に組み込んでも
よく、別個に設けても良い。
よく、別個に設けても良い。
第１図は、本発明の具体的実施例、第２図は、
本発明の動作を説明する図である。 １−ｃ，２−ｃ：FULL ADDER、１−ｄ，
２−ｄ：Ｄフリツプフロツプ。
本発明の動作を説明する図である。 １−ｃ，２−ｃ：FULL ADDER、１−ｄ，
２−ｄ：Ｄフリツプフロツプ。
Claims (1)
- 【特許請求の範囲】 １ (a) パルスジエネレータの出力である２相パ
ルスを該パルスジエネレータの回転方向によつ
て定まる所定の２進数データに変換するパルス
処理回路部と、 (b) １回転あたりの所望の出力パルス数（ただし
パルスジエネレータのスリツト数以下）を２進
数の各桁の１または０をそれぞれ電気信号のオ
ンオフで設定するPPR設定部と、 (c) 前記PPR設定部で設定された定数である各
桁のオンオフ信号と、前記パルス処理回路部の
出力信号（２進数データ）として得られる前記
２相パルスの少なくとも一方が立ち上がりまた
は立ち下がりのタイミングに同期する前記パル
ス処理回路部の出力２進数データとの排他的論
理和をとることで、前記タイミングに同期し
て、初期値ゼロが設定され以後前回値を保持し
ているＤフリツプフロツプに対し、前記PPR
設定部で設定された定数を加算または減算を繰
り返す積分回路部と、 (d) 前記積分回路部の上位の桁あふれ分の２桁の
２進数データを２相パルスに変換する２相化回
路とを、 備えることを特徴とする出力パルス数可変装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58187494A JPS6078352A (ja) | 1983-10-05 | 1983-10-05 | 出力パルス数可変装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58187494A JPS6078352A (ja) | 1983-10-05 | 1983-10-05 | 出力パルス数可変装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6078352A JPS6078352A (ja) | 1985-05-04 |
| JPH0412406B2 true JPH0412406B2 (ja) | 1992-03-04 |
Family
ID=16207041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58187494A Granted JPS6078352A (ja) | 1983-10-05 | 1983-10-05 | 出力パルス数可変装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6078352A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4713564B2 (ja) * | 2007-03-30 | 2011-06-29 | 正判 横田 | テープカッター |
-
1983
- 1983-10-05 JP JP58187494A patent/JPS6078352A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6078352A (ja) | 1985-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0351242A3 (en) | Floating point arithmetic units | |
| US4241408A (en) | High resolution fractional divider | |
| EP0280321A3 (en) | Digital-to-analog converter circuit | |
| JPS63148881A (ja) | サ−ボモ−タの速度制御装置 | |
| US3541417A (en) | Pulsing system including binary coded decimal rate multiplier | |
| JPH0412406B2 (ja) | ||
| US3801803A (en) | Electronic conversion system | |
| US5463571A (en) | Multi-nary OR logic device | |
| JP2558739B2 (ja) | 絶対値回路 | |
| JPH0420126B2 (ja) | ||
| JPS5953505B2 (ja) | 回転速度検出方式 | |
| SU1383346A1 (ru) | Логарифмический преобразователь | |
| JPS54158874A (en) | Dies bonding unit | |
| JPS5854898A (ja) | パルスモ−タ制御方式 | |
| SU739566A1 (ru) | Цифровой интегратор | |
| JP2629737B2 (ja) | アキュムレータ | |
| JPH0625065Y2 (ja) | 双方向ｂｒｍ回路 | |
| JPS56118611A (en) | Highly accurate split reader for signal | |
| JPS63115424A (ja) | 半導体集積回路 | |
| SU1166104A1 (ru) | Устройство дл вычислени синусно-косинусных зависимостей | |
| SU1218384A1 (ru) | Устройство дл вычислени тригонометрических функций | |
| SU1277100A1 (ru) | Устройство дл вычислени значений степенного р да | |
| JP3034623B2 (ja) | アブソリュートエンコーダ信号の出力方法 | |
| SU926654A1 (ru) | Устройство дл логарифмировани массивов двоичных чисел | |
| SU938254A1 (ru) | Цифрова система автоматического управлени |