JPH04124744A - 主記憶装置の初期化方式 - Google Patents
主記憶装置の初期化方式Info
- Publication number
- JPH04124744A JPH04124744A JP24551390A JP24551390A JPH04124744A JP H04124744 A JPH04124744 A JP H04124744A JP 24551390 A JP24551390 A JP 24551390A JP 24551390 A JP24551390 A JP 24551390A JP H04124744 A JPH04124744 A JP H04124744A
- Authority
- JP
- Japan
- Prior art keywords
- initialization
- main memory
- storage
- main storage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 230000010365 information processing Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 2
- 238000011423 initialization method Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は主記憶装置の初期化方式に関する。
従来この種の初期化方式では、上位ホストからファーム
ウェアを使用して、存在する主記憶装置の全アドレスに
対して書き込みデータ“Ｏ”の書き込み動作を実行して
主記憶装置の初期化を行なっていた。
ウェアを使用して、存在する主記憶装置の全アドレスに
対して書き込みデータ“Ｏ”の書き込み動作を実行して
主記憶装置の初期化を行なっていた。
上述した従来の方式では、上位ホストが存在する主記憶
装置の全アドレスに対して書き込み動作を行なう為、存
在する主記憶の容量が大きい場合、初期化動作のみで時
間がかかる上に、その間、上位ホストは、主記憶装置へ
の書き込み動作のみしか行なえず、占有してしまうとい
う欠点があったＯ 〔課題を解決するための手段〕 本発明の主記憶装置初期化方式は、上位ホストから読み
書きが可能なダイナミックＲＡＭで構成される主記憶装
置と、初期化時に書込みデータとして“Ｏ”を出力する
回路と、初期化時にのみ出力するアドレス発生回路と、
初期化開始時に“真”となり主記憶装置の全アドレス初
期化終了時に“偽”となる主記憶ｇ直行期化信号手段と
、主記憶装置制御信号発生回路とを有している。
装置の全アドレスに対して書き込み動作を行なう為、存
在する主記憶の容量が大きい場合、初期化動作のみで時
間がかかる上に、その間、上位ホストは、主記憶装置へ
の書き込み動作のみしか行なえず、占有してしまうとい
う欠点があったＯ 〔課題を解決するための手段〕 本発明の主記憶装置初期化方式は、上位ホストから読み
書きが可能なダイナミックＲＡＭで構成される主記憶装
置と、初期化時に書込みデータとして“Ｏ”を出力する
回路と、初期化時にのみ出力するアドレス発生回路と、
初期化開始時に“真”となり主記憶装置の全アドレス初
期化終了時に“偽”となる主記憶ｇ直行期化信号手段と
、主記憶装置制御信号発生回路とを有している。
本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
情報処理装置７は、主記憶装置１と、初期化時のアドレ
ス発生回路２と、初期化時書き込みデータ″０“を出力
する回路３と、主記憶装置制御信号発生回路４と、上位
ポスト６とから構成される。
ス発生回路２と、初期化時書き込みデータ″０“を出力
する回路３と、主記憶装置制御信号発生回路４と、上位
ポスト６とから構成される。
情報処理装置７の立上げ時、初期化信号５が“′真”に
なる。主記憶装置制御信号発生回路４は、主記憶Ｈａ初
期化信号５が“真”であることをモニタ後主記憶装置１
への書き込み動作を開始する。
なる。主記憶装置制御信号発生回路４は、主記憶Ｈａ初
期化信号５が“真”であることをモニタ後主記憶装置１
への書き込み動作を開始する。
初期化時のアドレス発生回路２は主記憶装置初期化信号
５が“真”であることをモニタ後、アドレスＯ番地から
存在する主記憶装置１の全アドレスを順次、主記憶装置
制御信号発生回路４と同期を取りつつ、発生する。
５が“真”であることをモニタ後、アドレスＯ番地から
存在する主記憶装置１の全アドレスを順次、主記憶装置
制御信号発生回路４と同期を取りつつ、発生する。
初期化時書き込みデータ“０”を出力する回路３は主記
憶装置初期化信号５が“真”であることをモニタ後、常
に書き込みデータとして“Ｏ”を出力する。即ち、主記
憶装置初期化信号５が“真”であることを初期化時のア
ドレス発生回路２、初期化時書き込みデータ″０”を出
力する回路３、主記憶ｇ置制御信号発生回路４がモニタ
することで、主記憶装置１に対して、初期化時のアドレ
ス発生回路２で発生するアドレスへデータ″０′”を順
次、書き込み動作を行なう。
憶装置初期化信号５が“真”であることをモニタ後、常
に書き込みデータとして“Ｏ”を出力する。即ち、主記
憶装置初期化信号５が“真”であることを初期化時のア
ドレス発生回路２、初期化時書き込みデータ″０”を出
力する回路３、主記憶ｇ置制御信号発生回路４がモニタ
することで、主記憶装置１に対して、初期化時のアドレ
ス発生回路２で発生するアドレスへデータ″０′”を順
次、書き込み動作を行なう。
存在する主記憶装置１の全アドレスへ書き込み動作終了
と同時に、主記憶装置初期化信号５が“偽”になり、主
記憶装置１への初期化動作は終了する。その間、上位ポ
スト６は主記憶装置１に対してではなく、他の装置に対
して初期化を行っている。
と同時に、主記憶装置初期化信号５が“偽”になり、主
記憶装置１への初期化動作は終了する。その間、上位ポ
スト６は主記憶装置１に対してではなく、他の装置に対
して初期化を行っている。
以上説明したように本発明は、情報処理装置の立上げ時
に、主記憶装置を初期化するハードウェアを設けること
で、上位ホストの負荷を低減し、スルーブツトを向上さ
せることができ、立上げ時間をはやくする効果がある。
に、主記憶装置を初期化するハードウェアを設けること
で、上位ホストの負荷を低減し、スルーブツトを向上さ
せることができ、立上げ時間をはやくする効果がある。
第１図は本発明の一実施例を示すブロック図である。
１・・・主記憶装置、２・・・初期化時のアドレス発生
回路、３・・・初期化時書き込みデータ“０”を出力す
る回路、４・・・主記憶ｇ置制御信号発生回路、５・・
・主記憶装置初期化信号、６・・・上位ホスト、７・・
・情報処理装置。
回路、３・・・初期化時書き込みデータ“０”を出力す
る回路、４・・・主記憶ｇ置制御信号発生回路、５・・
・主記憶装置初期化信号、６・・・上位ホスト、７・・
・情報処理装置。
Claims (1)
- 上位ホストから読み書きが可能なダイナミックＲＡＭで
構成される主記憶装置を有し、かつ初期化時に書込みデ
ータとして“０”を出力する回路を有し、かつ初期化時
にのみ出力するアドレス発生回路を有し、かつ初期化開
始時に“真”となり前記主記憶装置の全アドレス初期化
終了時に“偽”となる主記憶装置初期化信号手段を有し
、かつ前記主記憶装置の制御信号発生回路を有する情報
処理装置の立上げ時における主記憶装置の初期化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24551390A JPH04124744A (ja) | 1990-09-14 | 1990-09-14 | 主記憶装置の初期化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24551390A JPH04124744A (ja) | 1990-09-14 | 1990-09-14 | 主記憶装置の初期化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04124744A true JPH04124744A (ja) | 1992-04-24 |
Family
ID=17134801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24551390A Pending JPH04124744A (ja) | 1990-09-14 | 1990-09-14 | 主記憶装置の初期化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04124744A (ja) |
-
1990
- 1990-09-14 JP JP24551390A patent/JPH04124744A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112199040A (zh) | 存储访问方法及智能处理装置 | |
| JPS5995660A (ja) | デ−タ処理装置 | |
| JPH05324452A (ja) | 外部メモリインタフェース回路 | |
| JPH04124744A (ja) | 主記憶装置の初期化方式 | |
| JP2002334015A (ja) | ディスク装置 | |
| JPS59178487A (ja) | デイスプレイ装置 | |
| JPS59197946A (ja) | メモリ装置 | |
| JPH029401Y2 (ja) | ||
| JP3030962B2 (ja) | マイクロプログラム制御装置 | |
| JPS626498A (ja) | メモリ評価装置 | |
| JP2915707B2 (ja) | ダイナミックｒａｍ | |
| JP3179891B2 (ja) | バス制御方式 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPS6010368A (ja) | アドレス変換バツフア制御方式 | |
| JPH0277934A (ja) | ラインバッファメモリ | |
| JPH04335454A (ja) | 主記憶装置の初期診断方式 | |
| JPH07175648A (ja) | マイクロプログラム制御装置 | |
| JPH1049437A (ja) | ダイナミックｒａｍ制御装置 | |
| JPH06131269A (ja) | 情報処理装置 | |
| JPH0380378A (ja) | 半導体記憶装置 | |
| JPS60114937A (ja) | マイクロプログラム処理装置 | |
| JPH0535548A (ja) | アドレストレーサ | |
| JPH03142536A (ja) | 記憶装置の診断方式 | |
| JPH0581856A (ja) | ダイナミツクｒａｍ | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 |