JPH04127450A - リードフレームと半導体装置の製造方法 - Google Patents

リードフレームと半導体装置の製造方法

Info

Publication number
JPH04127450A
JPH04127450A JP24957090A JP24957090A JPH04127450A JP H04127450 A JPH04127450 A JP H04127450A JP 24957090 A JP24957090 A JP 24957090A JP 24957090 A JP24957090 A JP 24957090A JP H04127450 A JPH04127450 A JP H04127450A
Authority
JP
Japan
Prior art keywords
pitch
leads
outer leads
lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24957090A
Other languages
English (en)
Inventor
Yuichi Asano
祐一 浅野
Kenji Kobayashi
賢司 小林
Fumihito Takahashi
高橋 文仁
Hitoshi Kobayashi
均 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Miyagi Electronics Ltd
Original Assignee
Fujitsu Miyagi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Miyagi Electronics Ltd filed Critical Fujitsu Miyagi Electronics Ltd
Priority to JP24957090A priority Critical patent/JPH04127450A/ja
Publication of JPH04127450A publication Critical patent/JPH04127450A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 リードフレームおよびそれを用いた超微細ピッチの半導
体装置の製造方法に関し。
超微細ピッチのデバイスの最終試験において。
アウタリードとの接触を容易にしかつアウタリードの変
形を防止することを目的とし。
l)一端がチップに電気的に接続された複数のリードが
封止された構造のパッケージにおいて、該リードは封止
されるインナリード部と封止部から外部に突き出したア
ウタリード部からなり、該アウタリード部のパッケージ
に接する付け根部分は所定の第1のピッチで配列され、
該付け根部分より延在する該アウタリードの先端部は該
第1のピッチより広い第2のピッチで配列されているよ
うに構成する。
2)請求項1記載のリードフレームから前記アウタリー
ドと共に前記パッケージを切り離した後。
該アウタリードの先端部を用いて特性測定を行う工程と
、その後前記第2のピッチで配列されたアウタリードの
先端部を除去する工程とを有するように構成する。
3)前記アウタリードの先端部が粘着テープで固定され
ているように構成する。
〔産業上の利用分野〕
本発明はリードフレームおよびそれを用いた超微細ピッ
チの半導体装置の製造方法に関する。
近年、 SMD (Surface Mounting
 Device :表面実装デバイス)パッケージの利
用は著しく拡大され。
より小型化を求めてアウタリードのピッチが0.3ある
いは0.4mmピッチのフラットパッケージのデバイス
が開発されている。
それに伴い、これらのデバイスの組み立て工程終了後に
デバイスの特性を測定する最終試験をどのように行うか
、またその際のリードの変形をいかに抑えるかが課題と
なっている。
具体的には、0.3mmピッチ級のデバイス用の試験ソ
ケットの作製が困難である。
本発明は上記課題を満足するリードフレームを用いて、
超微細ピッチのデバイスの製造方法として利用できる。
〔従来の技術〕
従来、フラットパッケージのデバイスの最終試験は、デ
バイスのアウタリードが変形しないようにキャリア等の
治具に装着して行っているが、この場合、キャリアの脱
着時にはアウタリードの変形を起こすとともに、脱着工
数が大変である。
さらに、0.3あるいは0.4mmピッチ級のデバイス
になると、測定接触子そのものが正確にアウタリードに
接続するのが困難である。
〔発明が解決しようとする課題〕
従来技術の上記欠点に対処して9本発明は超微細ピッチ
のデバイスの最終試験において、アウタリードとの接触
を容易にしかつアウタリードの変形を防止することを目
的とする。
〔課題を解決するための手段〕
上記課題の解決は。
■)一端がチップに電気的に接続された複数のリードが
封止された構造のパッケージにおいて、該リードは封止
されるインナリード部と封止部から外部に突き出したア
ウタリード部からなり、該アウタリード部のパッケージ
に接する付け根部分は所定の第1のピッチで配列され、
皺付け根部分より延在する該アウタリードの先端部は該
第1のピッチより広い第2のピッチで配列されているリ
ードフレーム、あるいは 2)前記l)記載のリードフレームから前記アウタリー
ドと共に前記パッケージを切り離した後。
該アウタリードの先端部を用いて特性測定を行う工程と
、その後前記第2のピッチで配列されたアウタリードの
先端部を除去する工程とを有する半導体装置の製造方法
、あるいは 3)前記アウタリードの先端部が粘着テープで固定され
ている前記2)記載の半導体装置の製造方法により達成
される。
〔作用〕
本発明では、最終試験は従来と同様の大きいアウタリー
ドピッチで行い、その後、リードを加工して本来の超微
細ピッチのデバイスにしている。
従って、測定時すべてのアウタリードへの測定接触子の
接続は容易であり、また微細化されない従来ピッチで測
定できるためリードの変形も低減できる。
〔実施例〕
第1図は本発明の一実施例を説明する平面図である。
図において、1はリードフレーム、2はパッケージ、3
はアウタリード、4は粘着テープでボリイミドテープで
ある。
図は、樹脂モールドにより封止を終えた状態を示す。組
み立ての個々の工程は通常のものであるためここでは記
載を省略する。
アウタリード3は付け根の所定長さの部分3Aは本来の
超微細ピッチp (0,3または0.4mm)で配列さ
れ、先端部3Bは従来のピッチP(例えば。
1mm)で配列されている。
ポリイミドテープ4は先端部3Bに貼付してリードを固
定している。
最終試験は、リードフレームのままアウタリード3の先
端部3Bを用いて行い、最終試験後9点線の位置でアウ
タリード3を切断し、拡大ピッチの先端部3Bを除去す
る。
その後、第2図に示される最終形態のようにリード曲げ
を行う。
第2図(a)、 (b)は超微細ピッチデバイスの最終
形態を示す平面図と側面図である。
このような リードフレームlはつぎのような特徴を持
っている。
■ 樹脂封止後、アウタリード3はリードフレームから
切り離されるため、アウタリードの先端部とリードフレ
ームは接続していないので、特性測定が可能となる。
■ アウタリードの先端部がポリイミドテープで固定さ
れているため、リード部を固定する特別の方法は不要で
ある。
■ リード曲げ工程が組み立ての最終工程であるため、
リード変形の機会が少ない。
■ 最終試験はアウタリードの先端部を用いて行うため
、超微細ピッチデバイスであるにもかかわらず、試験ソ
ケットや接触子等の高精度化が不要である。
■ 従来技術の延長で、超微細ピッチのデバイスの組み
立てができる。
〔発明の効果〕
以上説明したように本発明によれば、超微細ピッチのデ
バイスの最終試験において、アウタリードとの接触を容
易にしかつアウタリードの変形を防止することができた
【図面の簡単な説明】
第1図は本発明の一実施例を説明する平面図。 第2図(a)、 (b)は超微細ピッチデバイスの最終
形態を示す平面図と側面図である。 図において。 ■はリードフレーム。 2はパッケージ。 3はアウタリード。 4はポリイミドテープ にブチ1ニイラ゛[の5f−イ5t)2篇 図

Claims (1)

  1. 【特許請求の範囲】 1)一端がチップに電気的に接続された複数のリードが
    封止された構造のパッケージにおいて、該リードは封止
    されるインナリード部と封止部から外部に突き出したア
    ウタリード部からなり、該アウタリード部のパッケージ
    に接する付け根部分は所定の第1のピッチで配列され、
    該付け根部分より延在する該アウタリードの先端部は該
    第1のピッチより広い第2のピッチで配列されているこ
    とを特徴とするリードフレーム。 2)請求項1記載のリードフレームから前記アウタリー
    ドと共に前記パッケージを切り離した後、該アウタリー
    ドの先端部を用いて特性測定を行う工程と、 その後前記第2のピッチで配列されたアウタリードの先
    端部を除去する工程 とを有することを特徴とする半導体装置の製造方法。 3)前記アウタリードの先端部が粘着テープで固定され
    ていることを特徴とする請求項2記載の半導体装置の製
    造方法。
JP24957090A 1990-09-18 1990-09-18 リードフレームと半導体装置の製造方法 Pending JPH04127450A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24957090A JPH04127450A (ja) 1990-09-18 1990-09-18 リードフレームと半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24957090A JPH04127450A (ja) 1990-09-18 1990-09-18 リードフレームと半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04127450A true JPH04127450A (ja) 1992-04-28

Family

ID=17194968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24957090A Pending JPH04127450A (ja) 1990-09-18 1990-09-18 リードフレームと半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04127450A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669410A (ja) * 1992-08-17 1994-03-11 Nec Yamagata Ltd 半導体装置の製造方法
JPH07169902A (ja) * 1993-12-16 1995-07-04 Nec Corp 半導体装置
JP2006253719A (ja) * 2002-02-01 2006-09-21 Sharp Corp 半導体レーザ装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669410A (ja) * 1992-08-17 1994-03-11 Nec Yamagata Ltd 半導体装置の製造方法
JPH07169902A (ja) * 1993-12-16 1995-07-04 Nec Corp 半導体装置
JP2006253719A (ja) * 2002-02-01 2006-09-21 Sharp Corp 半導体レーザ装置の製造方法

Similar Documents

Publication Publication Date Title
US6858453B1 (en) Integrated circuit package alignment feature
US6373143B1 (en) Integrated circuit having wirebond pads suitable for probing
JPH05283600A (ja) 半導体装置およびその製法
JPH023262A (ja) リードフレーム組立体とその加工方法
JPH08139257A (ja) 面実装型半導体装置
JPH04127450A (ja) リードフレームと半導体装置の製造方法
US5075962A (en) Method for forming leads
JP2503652B2 (ja) 半導体集積回路装置およびその検査方法
JPH06132449A (ja) 半導体装置
WO1993000707A1 (en) Electronic package and method for lead forming
JPH1116961A (ja) 屈曲部を有する金属体およびその成形方法と前記金属体を用いたコンタクトプローブおよびその製造方法
JPS614263A (ja) 自動ギヤングボンデイング用接続テ−プ
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
KR100199854B1 (ko) 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지
JPH09213859A (ja) 半導体装置の製造方法
JPH04159763A (ja) 樹脂封止型集積回路
JPH05226414A (ja) Tab−集積回路の製造方法およびその製造方法のためのtabテープ
JPS614264A (ja) 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム
JP2000138315A (ja) Bga型ic及びbga型icの製造方法
JPS6373531A (ja) キヤリア・テ−プ
JPH05136326A (ja) 半導体パツケージ
JP2004342712A (ja) 半導体装置の製造方法
JPS58107660A (ja) 集積回路装置とその製造方法
JPH0529427A (ja) 半導体装置の製造方法