JPH07169902A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07169902A JPH07169902A JP5343494A JP34349493A JPH07169902A JP H07169902 A JPH07169902 A JP H07169902A JP 5343494 A JP5343494 A JP 5343494A JP 34349493 A JP34349493 A JP 34349493A JP H07169902 A JPH07169902 A JP H07169902A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- frame
- lead frame
- selection
- coordinates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 バイトワイド品、及び同一チップ異種パッケ
ージ品において、測定治工具の共用化をはかる。 【構成】 バイトワイド品及び同一チップ異種パッケー
ジ品において、アウトリード（３）を延長させて、電気
選別時に測定端子となるアウトリードの先端の座標を等
くした枠付き選別用リードフレームをとする。これによ
り、テストボード、ＢＴ板等の測定治工具の共用が可能
となり、費用及び工数削減につながる。
ージ品において、測定治工具の共用化をはかる。 【構成】 バイトワイド品及び同一チップ異種パッケー
ジ品において、アウトリード（３）を延長させて、電気
選別時に測定端子となるアウトリードの先端の座標を等
くした枠付き選別用リードフレームをとする。これによ
り、テストボード、ＢＴ板等の測定治工具の共用が可能
となり、費用及び工数削減につながる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路チップ
を搭載して、パッケージ封入した半導体集積回路装置に
関する。
を搭載して、パッケージ封入した半導体集積回路装置に
関する。
【０００２】
【従来の技術】従来の製品は、バイトワイド品のよう
に、ビット数は同じでもそのＩ／Ｏ（入出力）構成等が
異なり、ピン数が違う品種において、選別治工具（テス
トボード、ＢＴ版等）は品種毎に必要であった。また、
ＤＩＰ，ＳＯＪ，ＳＯＰ（ＴＳＯＰ）で、リード形成後
の形状が大きく異なっていたり、選別体系（枠付き、枠
なし）が異なっている為、同一チップを搭載した製品で
も各パッケージ毎、又は選別体系に合わせた選別治工具
が必要であった。
に、ビット数は同じでもそのＩ／Ｏ（入出力）構成等が
異なり、ピン数が違う品種において、選別治工具（テス
トボード、ＢＴ版等）は品種毎に必要であった。また、
ＤＩＰ，ＳＯＪ，ＳＯＰ（ＴＳＯＰ）で、リード形成後
の形状が大きく異なっていたり、選別体系（枠付き、枠
なし）が異なっている為、同一チップを搭載した製品で
も各パッケージ毎、又は選別体系に合わせた選別治工具
が必要であった。
【０００３】
【発明が解決しようとする課題】従来の技術では、バイ
トワイド品及び同一チップ異種パッケージ品は、製品の
ピン数や大きさ及び、選別方法（枠付き・なし）が異な
るため、テストボードやＢＴ板等の選別治工具を共用す
ることができない。そのため、各品種・パッケージ毎に
設計・作成し、かつ、作業時にこれら治工具の交換を行
なう必要があり、費用・時間の面で効率が非常に悪いと
いう問題があった。
トワイド品及び同一チップ異種パッケージ品は、製品の
ピン数や大きさ及び、選別方法（枠付き・なし）が異な
るため、テストボードやＢＴ板等の選別治工具を共用す
ることができない。そのため、各品種・パッケージ毎に
設計・作成し、かつ、作業時にこれら治工具の交換を行
なう必要があり、費用・時間の面で効率が非常に悪いと
いう問題があった。
【０００４】
【課題を解決するための手段】本発明は、従来技術の課
題解決するために、半導体集積回路チップを搭載してパ
ッケージ封入した半導体集積回路装置において、各種リ
ードフレームのアウトリードを延長させて、電気選別時
に測定端子となるリード端子の先端の座標を等しくした
枠付き選別用リードフレームであり、また各種リードフ
レームが、ピン数の異なるバイトワイド品においてピン
数の多いリードフレームの品種に合わせて、同種の信号
を測定するリード端子の先端座標が等しくなるようにア
ウトリードを延長させた枠付き選別用リードフレームで
ある。
題解決するために、半導体集積回路チップを搭載してパ
ッケージ封入した半導体集積回路装置において、各種リ
ードフレームのアウトリードを延長させて、電気選別時
に測定端子となるリード端子の先端の座標を等しくした
枠付き選別用リードフレームであり、また各種リードフ
レームが、ピン数の異なるバイトワイド品においてピン
数の多いリードフレームの品種に合わせて、同種の信号
を測定するリード端子の先端座標が等しくなるようにア
ウトリードを延長させた枠付き選別用リードフレームで
ある。
【０００５】
【作用】本発明においては、ピン数の同じ同一チップ異
種パッケージ品種において、アウトリードを延長させ
て、同一の信号を測定するリード端子の先端座標を等し
くした枠付き選別用リードフレームを用いるものであ
り、また、ピン数の異なるバイトワイド品において、最
もピン数の多い品種に合わせて、同種の信号を測定する
リード端子の先端座標が等しくなる様にアウトリードを
延長させた枠付き選別用リードフレームを用いるもので
あるから、これにより、テストボード、ＢＴ板等の測定
治工具の共用ができるものである。
種パッケージ品種において、アウトリードを延長させ
て、同一の信号を測定するリード端子の先端座標を等し
くした枠付き選別用リードフレームを用いるものであ
り、また、ピン数の異なるバイトワイド品において、最
もピン数の多い品種に合わせて、同種の信号を測定する
リード端子の先端座標が等しくなる様にアウトリードを
延長させた枠付き選別用リードフレームを用いるもので
あるから、これにより、テストボード、ＢＴ板等の測定
治工具の共用ができるものである。
【０００６】
【実施例】次に本説明の実施例について、図面を参照し
て説明する。 ［実施例１］図１（Ａ）（Ｂ）は、本発明の第一の実施
例のリードフレームの図である。図１（Ａ）は、半導体
集積回路チップを搭載してパッケージ封入したもので、
そのパッケージがＤＩＰで、チップが樹脂（１）でパッ
ケージされており、そこには、タイバー（２）、アウト
リード（３）、吊りリード（４）が付けられている。ま
た図１（Ｂ）は、パッケージがＳＯＪで、図１（Ａ）と
同様に樹脂（１）でパッケージされており、タイバー
（２）、アウトリード（３）、吊りリード（４）が付け
られているものである。これらは、それぞれパッケージ
がＤＩＰ、ＳＯＪであるが、アウトリード（３）を従来
よりもフレキシブルに延長させて、同一信号ピンのリー
ド先端部の座標が等しくなっている。このような構造を
持ったリードフレームを用いて、選別方法を枠付きで統
一することにより、同一チップ、異種パッケージ品にお
いて、測定治工具の共用が可能となる。
て説明する。 ［実施例１］図１（Ａ）（Ｂ）は、本発明の第一の実施
例のリードフレームの図である。図１（Ａ）は、半導体
集積回路チップを搭載してパッケージ封入したもので、
そのパッケージがＤＩＰで、チップが樹脂（１）でパッ
ケージされており、そこには、タイバー（２）、アウト
リード（３）、吊りリード（４）が付けられている。ま
た図１（Ｂ）は、パッケージがＳＯＪで、図１（Ａ）と
同様に樹脂（１）でパッケージされており、タイバー
（２）、アウトリード（３）、吊りリード（４）が付け
られているものである。これらは、それぞれパッケージ
がＤＩＰ、ＳＯＪであるが、アウトリード（３）を従来
よりもフレキシブルに延長させて、同一信号ピンのリー
ド先端部の座標が等しくなっている。このような構造を
持ったリードフレームを用いて、選別方法を枠付きで統
一することにより、同一チップ、異種パッケージ品にお
いて、測定治工具の共用が可能となる。
【０００７】［実施例２］図２、図３及び図４は本発明
の第二の実施例のリードフレームの図である。このリー
ドフレームは、それぞれ、図２は３２pin 、図３は２８
pin 、そして図４は２４pin のバイトワイド品である。
これらは、ピン数の異なるバイトワイド品であるが、測
定端子の座標を最もピン数の多い品種、ここでは図２の
３２pinに合わせて測定端子の座標を決定する。ピン数
の少ない品種、例えば、図３の２８pin では、そのアウ
トリードは同種の信号を測定する（ＧＮＤ，ＶＣＣ，Ｉ
／Ｏ、アドレス）端子の位置まで延長させ、同種の信号
を測定するリード端子の先端座標が等しくなるようにす
る。また使用しない端子は、図３のように（ＶＣＣ）の
となりの（ＮＣ）を空き端子とする。図４の２４pin で
も、図３と同様に、アウトリードは同種の信号を測定す
る（ＧＮＤ，ＶＣＣ，Ｉ／Ｏ、アドレス）端子の位置ま
で延長させ、同種の信号を測定するリード端子の先端座
標が等しくなるようにする。また使用しない端子は空き
端子とする。その結果、ピン数の異なるバイトワイド品
において、選別方法を枠付きで統一し、選別プログラム
にて対応することにより測定治工具の共用が可能とな
る。
の第二の実施例のリードフレームの図である。このリー
ドフレームは、それぞれ、図２は３２pin 、図３は２８
pin 、そして図４は２４pin のバイトワイド品である。
これらは、ピン数の異なるバイトワイド品であるが、測
定端子の座標を最もピン数の多い品種、ここでは図２の
３２pinに合わせて測定端子の座標を決定する。ピン数
の少ない品種、例えば、図３の２８pin では、そのアウ
トリードは同種の信号を測定する（ＧＮＤ，ＶＣＣ，Ｉ
／Ｏ、アドレス）端子の位置まで延長させ、同種の信号
を測定するリード端子の先端座標が等しくなるようにす
る。また使用しない端子は、図３のように（ＶＣＣ）の
となりの（ＮＣ）を空き端子とする。図４の２４pin で
も、図３と同様に、アウトリードは同種の信号を測定す
る（ＧＮＤ，ＶＣＣ，Ｉ／Ｏ、アドレス）端子の位置ま
で延長させ、同種の信号を測定するリード端子の先端座
標が等しくなるようにする。また使用しない端子は空き
端子とする。その結果、ピン数の異なるバイトワイド品
において、選別方法を枠付きで統一し、選別プログラム
にて対応することにより測定治工具の共用が可能とな
る。
【０００８】［実施例３］図５（Ａ）（Ｂ）は本発明の
第３の実施例のリードフレームの図である。実施例１お
よび実施例２で説明したように、チップが樹脂でパッケ
ージされており、そこに付けられているアウトリードは
リード端子の先端の座標を等しくなるように延長させて
いるので、従来のリードフレームよりも長い。そこで枠
付き選別を行う際のタイバー切断後のリードのふらつき
を抑えるため、アウトリード先端部を絶縁テープ（５）
で固定し、測定時の接触不良を低減させることができる
ものである。
第３の実施例のリードフレームの図である。実施例１お
よび実施例２で説明したように、チップが樹脂でパッケ
ージされており、そこに付けられているアウトリードは
リード端子の先端の座標を等しくなるように延長させて
いるので、従来のリードフレームよりも長い。そこで枠
付き選別を行う際のタイバー切断後のリードのふらつき
を抑えるため、アウトリード先端部を絶縁テープ（５）
で固定し、測定時の接触不良を低減させることができる
ものである。
【０００９】
【発明の効果】以上説明したように、本発明によれば、
バイトワイド品及び同一チップ異種パッケージ品におい
て、アウトリードを延長させて、電気選別時に測定端子
となるアウトリードの先端の座標を等しくした枠付き選
別用リードフレームを用いることにより、テストボー
ド、ＢＴ板等の測定治工具の共用が可能となり、費用及
び工数削減という効果を奏するものである。
バイトワイド品及び同一チップ異種パッケージ品におい
て、アウトリードを延長させて、電気選別時に測定端子
となるアウトリードの先端の座標を等しくした枠付き選
別用リードフレームを用いることにより、テストボー
ド、ＢＴ板等の測定治工具の共用が可能となり、費用及
び工数削減という効果を奏するものである。
【図１】本発明の第１の実施例の半導体装置の平面図。
【図２】本発明の第２の実施例の半導体装置の平面図。
【図３】本発明の第２の実施例の半導体装置の平面図。
【図４】本発明の第２の実施例の半導体装置の平面図。
【図５】本発明の第３の実施例の半導体装置の平面図。
１ 樹脂 ２ タイバー ３ アウトリード ４ 吊りリード ５ 絶縁テープ
Claims (3)
- 【請求項１】 半導体集積回路チップを搭載してパッケ
ージ封入した半導体集積回路装置において、各種リード
フレームのアウトリードを延長させて、電気選別時に測
定端子となるリード端子の先端の座標を等しくした枠付
き選別用リードフレーム。 - 【請求項２】 各種リードフレームが、ピン数の異なる
バイトワイド品においてピン数の多いリードフレームの
品種に合わせて、同種の信号を測定するリード端子の先
端座標が等しくなるようにアウトリードを延長させたこ
とを特徴とする請求項１に記載の枠付き選別用リードフ
レーム。 - 【請求項３】 延長させたアウトリード先端部を絶縁テ
ープで固定したことを特徴とする請求項１または２に記
載の枠付き選別用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5343494A JP2928075B2 (ja) | 1993-12-16 | 1993-12-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5343494A JP2928075B2 (ja) | 1993-12-16 | 1993-12-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169902A true JPH07169902A (ja) | 1995-07-04 |
| JP2928075B2 JP2928075B2 (ja) | 1999-07-28 |
Family
ID=18361955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5343494A Expired - Fee Related JP2928075B2 (ja) | 1993-12-16 | 1993-12-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2928075B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60165748A (ja) * | 1984-02-08 | 1985-08-28 | Toshiba Corp | リ−ドフレ−ム |
| JPH04127450A (ja) * | 1990-09-18 | 1992-04-28 | Fujitsu Miyagi Electron:Kk | リードフレームと半導体装置の製造方法 |
| JPH0669410A (ja) * | 1992-08-17 | 1994-03-11 | Nec Yamagata Ltd | 半導体装置の製造方法 |
-
1993
- 1993-12-16 JP JP5343494A patent/JP2928075B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60165748A (ja) * | 1984-02-08 | 1985-08-28 | Toshiba Corp | リ−ドフレ−ム |
| JPH04127450A (ja) * | 1990-09-18 | 1992-04-28 | Fujitsu Miyagi Electron:Kk | リードフレームと半導体装置の製造方法 |
| JPH0669410A (ja) * | 1992-08-17 | 1994-03-11 | Nec Yamagata Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2928075B2 (ja) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6831353B2 (en) | Interdigitated leads-over-chip lead frame and device for supporting an integrated circuit die | |
| EP1081757A1 (en) | Multichip module packaging process for known good die burn-in | |
| JP2928075B2 (ja) | 半導体装置 | |
| JP2003318353A (ja) | 半導体チップパッケージ | |
| WO1989010593A1 (fr) | Systeme servant a tester une memoire | |
| JPS60200537A (ja) | テスト専用端子付半導体装置 | |
| JP2972473B2 (ja) | 半導体装置 | |
| JP2765467B2 (ja) | 半導体集積回路装置 | |
| KR970010677B1 (ko) | 리드프레임 구조 | |
| JPS62195136A (ja) | 半導体装置の製造方法 | |
| KR200166710Y1 (ko) | Cob 형 반도체 칩의 번-인 보드 | |
| JPH04144266A (ja) | 混成集積回路の製造方法 | |
| KR100234025B1 (ko) | 적층형 모듈 테스트 장치 | |
| KR19980037796U (ko) | 반도체 칩 테스트 장치용 퍼포먼스 보오드 | |
| JPH0159741B2 (ja) | ||
| JPS6379364A (ja) | 電子部品 | |
| JPH0474450A (ja) | 半導体集積回路のテスト方法およびテスト治具 | |
| JPS62102536A (ja) | 集積回路パツケ−ジ | |
| JPH05226567A (ja) | 半導体パッケージ | |
| JPH06132464A (ja) | 半導体集積回路の組立方法 | |
| JPH10313088A (ja) | 半導体素子、および、半導体装置とその製造方法 | |
| JPH0317576A (ja) | 半導体装置 | |
| JPS60167452A (ja) | ソケツト | |
| JPS59138353A (ja) | 集積回路装置 | |
| JPH06181287A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970401 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |