JPH0412864B2 - - Google Patents
Info
- Publication number
- JPH0412864B2 JPH0412864B2 JP59185188A JP18518884A JPH0412864B2 JP H0412864 B2 JPH0412864 B2 JP H0412864B2 JP 59185188 A JP59185188 A JP 59185188A JP 18518884 A JP18518884 A JP 18518884A JP H0412864 B2 JPH0412864 B2 JP H0412864B2
- Authority
- JP
- Japan
- Prior art keywords
- communication control
- data table
- communication
- data
- external memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、通信制御方式に関し、特に通信制御
手順が変更可能、かつ、通信速度が高速可能な通
信制御方式に関するものである。
手順が変更可能、かつ、通信速度が高速可能な通
信制御方式に関するものである。
従来の通信制御方式を説明するための半導体通
信制御装置の構成図を、第２図、第３図に示す。
信制御装置の構成図を、第２図、第３図に示す。
第２図において、１は半導体通信制御装置（通
信制御用LSI）、２は受信制御回路、３は送信制
御回路、４は制御回路、５は内部メモリ
（ROM：リードオンメモリ）、６は上位プロセツ
サ、７は受信回線、８は送信回線、９は上位プロ
セツサ６からの制御回線である。
信制御用LSI）、２は受信制御回路、３は送信制
御回路、４は制御回路、５は内部メモリ
（ROM：リードオンメモリ）、６は上位プロセツ
サ、７は受信回線、８は送信回線、９は上位プロ
セツサ６からの制御回線である。
半導体通信制御装置１は、上位プロセツサ６か
らの命令に基づき動作する。上位プロセツサ６か
らの起動後は、半導体通信制御装置１は、データ
受信時には受信制御回路２で受信したデータをも
とに内部メモリ５に格納されている通信制御手順
規定データの内容に従つて制御回路４の制御のも
とで通信制御手順処理を実現し、処理終了後上位
プロセツサ６に報告する。データ送信時について
も同様に、上位プロセツサ６からの命令に従い、
内部メモリ５の内容に従つて制御回路４の制御の
もとで送信制御回路３を介してデータを送信す
る。
らの命令に基づき動作する。上位プロセツサ６か
らの起動後は、半導体通信制御装置１は、データ
受信時には受信制御回路２で受信したデータをも
とに内部メモリ５に格納されている通信制御手順
規定データの内容に従つて制御回路４の制御のも
とで通信制御手順処理を実現し、処理終了後上位
プロセツサ６に報告する。データ送信時について
も同様に、上位プロセツサ６からの命令に従い、
内部メモリ５の内容に従つて制御回路４の制御の
もとで送信制御回路３を介してデータを送信す
る。
また、第３図は、第２図で内部メモリ５に格納
されていた通信制御手順規定データを、外部メモ
リ１０に格納する場合であつて、半導体通信制御
装置１に外部メモリ１０を接続し、その中に伝送
制御手順規定データを格納する。この場合にも、
第２図と同様の動作を行う。
されていた通信制御手順規定データを、外部メモ
リ１０に格納する場合であつて、半導体通信制御
装置１に外部メモリ１０を接続し、その中に伝送
制御手順規定データを格納する。この場合にも、
第２図と同様の動作を行う。
第２図の構成では、半導体通信制御装置１内の
内部メモリ５（ROM）の内容で通信制御手順処
理を規定するため、通信制御手順の変更等に柔軟
に対処出来ない欠点がある。また、第３図に示す
ように、通信制御手順規定データを半導体通信制
御装置１の外部メモリ１０内に設置する構成を採
ると、通信制御手順の変更等には柔軟に対処可能
となるが、外部メモリアクセスを行うためのアク
セスタイムの制約から制御回路４の処理速度が制
限され、高速の通信制御手順処理には第３図の構
成をとる半導体通信制御装置１を適用出来ない欠
点がある。
内部メモリ５（ROM）の内容で通信制御手順処
理を規定するため、通信制御手順の変更等に柔軟
に対処出来ない欠点がある。また、第３図に示す
ように、通信制御手順規定データを半導体通信制
御装置１の外部メモリ１０内に設置する構成を採
ると、通信制御手順の変更等には柔軟に対処可能
となるが、外部メモリアクセスを行うためのアク
セスタイムの制約から制御回路４の処理速度が制
限され、高速の通信制御手順処理には第３図の構
成をとる半導体通信制御装置１を適用出来ない欠
点がある。
本発明の目的は、これらの欠点を解決するた
め、通信制御手順の変更に対する融通性を持ち、
高速の通信速度を満足する通信制御方式を提供す
ることにある。
め、通信制御手順の変更に対する融通性を持ち、
高速の通信速度を満足する通信制御方式を提供す
ることにある。
上記目的を達成するために、本発明では、半導
体通信制御装置において、該装置外部には通信制
御手順を規定するデータを格納するデータテーブ
ルを持つ外部メモリを持ち、該装置内部には伝送
制御手順規定データを格納する高速アクセス可能
なデータテーブル、およびデータテーブルの制御
情報を格納しているデータテーブル制御レジスタ
を有し、事前に前記外部メモリ内のデータテーブ
ルに通信制御手順規定データを格納しておき、初
期設定時点または、例えばISDN通信回線を用い
たパケツト通信では、Ｄチヤンネル用のLAP−
ＤとＢチヤンネル用のLAP−Ｂの通信手順があ
り、これらを混在した処理を通信制御装置で行う
場合、通信相手の要求により通信手順の変更を必
要とするような特定の状態に遷移する時点で即時
性を要求される処理で用いる通信制御手順規定デ
ータを、前記外部メモリ内のデータテーブルから
高速アクセス可能な前記半導体通信制御装置内の
データテーブルに取り込み、通信制御手順規定デ
ータを用いる処理の発生時点には、前記データテ
ーブル制御レジスタの内容にもとづいて、即時性
が要求される処理の場合には前記半導体通信制御
装置内のデータテーブルをもとに制御を実行し、
上記以外の処理の場合には前記外部メモリ内のデ
ータテーブルをもとに制御を実行することに特徴
がある。
体通信制御装置において、該装置外部には通信制
御手順を規定するデータを格納するデータテーブ
ルを持つ外部メモリを持ち、該装置内部には伝送
制御手順規定データを格納する高速アクセス可能
なデータテーブル、およびデータテーブルの制御
情報を格納しているデータテーブル制御レジスタ
を有し、事前に前記外部メモリ内のデータテーブ
ルに通信制御手順規定データを格納しておき、初
期設定時点または、例えばISDN通信回線を用い
たパケツト通信では、Ｄチヤンネル用のLAP−
ＤとＢチヤンネル用のLAP−Ｂの通信手順があ
り、これらを混在した処理を通信制御装置で行う
場合、通信相手の要求により通信手順の変更を必
要とするような特定の状態に遷移する時点で即時
性を要求される処理で用いる通信制御手順規定デ
ータを、前記外部メモリ内のデータテーブルから
高速アクセス可能な前記半導体通信制御装置内の
データテーブルに取り込み、通信制御手順規定デ
ータを用いる処理の発生時点には、前記データテ
ーブル制御レジスタの内容にもとづいて、即時性
が要求される処理の場合には前記半導体通信制御
装置内のデータテーブルをもとに制御を実行し、
上記以外の処理の場合には前記外部メモリ内のデ
ータテーブルをもとに制御を実行することに特徴
がある。
以下、本発明の実施例を図面により説明する。
第１図は、本発明の一実施例を示す通信制御方
式を説明するための半導体通信制御装置構成図で
ある。
式を説明するための半導体通信制御装置構成図で
ある。
第１図において、１は半導体通信制御装置、２
は受信制御回路、３は送信制御回路、４は制御回
路、６は上位プロセツサ、７は受信回線、８は送
信回線、９は上位プロセツサ６からの制御回線、
１０は外部メモリ、１１は内部メモリ（RAM：
ランダムアクセスメモリ）、１２はデータテーブ
ル制御レジスタ、１３は半導体通信制御装置内の
データテーブル、１４は外部メモリ内のデータテ
ーブルである。
は受信制御回路、３は送信制御回路、４は制御回
路、６は上位プロセツサ、７は受信回線、８は送
信回線、９は上位プロセツサ６からの制御回線、
１０は外部メモリ、１１は内部メモリ（RAM：
ランダムアクセスメモリ）、１２はデータテーブ
ル制御レジスタ、１３は半導体通信制御装置内の
データテーブル、１４は外部メモリ内のデータテ
ーブルである。
外部メモリ内のデータテーブル１４には、通信
制御手順規定データを事前に設定しておき、初期
設定あるいは特定の状態に遷移した時点に、即時
性を要求される処理で用いる通信制御手順規定デ
ータを、外部メモリ内のデータテーブル１４から
半導体通信制御装置内のデータテーブル１３に転
送する。このことにより、外部メモリ１０の内容
修正により、容易に通信制御手順を変更できる。
制御手順規定データを事前に設定しておき、初期
設定あるいは特定の状態に遷移した時点に、即時
性を要求される処理で用いる通信制御手順規定デ
ータを、外部メモリ内のデータテーブル１４から
半導体通信制御装置内のデータテーブル１３に転
送する。このことにより、外部メモリ１０の内容
修正により、容易に通信制御手順を変更できる。
半導体通信制御装置１は、上位プロセツサ６か
らの命令に基づき動作する。データ受信時には、
受信回線７からの受信データを受信制御回路２で
受信し、受信制御回路２はデータ受信を制御回路
４に報告する。制御回路４は、データテーブル制
御レジスタ１２の内容をもとに半導体通信制御装
置内のデータテーブル１３の内容を読み込み、そ
の内容をもとに即時性を要求される処理か即時性
を要求されない処理かの判定を行い、即時性を要
求される処理の場合は、半導体通信制御装置内の
データテーブル１３のデータをもとに迅速に制御
を実行し、即時性を要求されない処理の場合には
外部メモリ内のデータテーブル１４のデータをも
とに制御を実行する。制御回路４は、当該処理終
了後、必要に応じ上位プロセツサ６に上位プロセ
ツサからの制御回線９を介して処理終了を報告す
る。データ送信時には、制御回線９を介した上位
プロセツサ６からの制御回路４への命令に従い、
受信処理と同様に、制御回路４は、即時性を要求
される処理の場合は半導体通信制御装置内のデー
タテーブル１３のデータをもとに迅速に制御を実
行し、即時性を要求されない場合には外部メモリ
内のデータテーブル１４のデータをもとに制御を
実行し、送信制御回路３を用い送信回線８を介し
てデータを送出する。また、データ送出終了時点
には、送信制御回路３は制御回路４にデータ送出
終了を通知し、制御回路４は、必要に応じ上位プ
ロセツサ６に上位プロセツサからの制御回線９を
介して処理終了を報告する。
らの命令に基づき動作する。データ受信時には、
受信回線７からの受信データを受信制御回路２で
受信し、受信制御回路２はデータ受信を制御回路
４に報告する。制御回路４は、データテーブル制
御レジスタ１２の内容をもとに半導体通信制御装
置内のデータテーブル１３の内容を読み込み、そ
の内容をもとに即時性を要求される処理か即時性
を要求されない処理かの判定を行い、即時性を要
求される処理の場合は、半導体通信制御装置内の
データテーブル１３のデータをもとに迅速に制御
を実行し、即時性を要求されない処理の場合には
外部メモリ内のデータテーブル１４のデータをも
とに制御を実行する。制御回路４は、当該処理終
了後、必要に応じ上位プロセツサ６に上位プロセ
ツサからの制御回線９を介して処理終了を報告す
る。データ送信時には、制御回線９を介した上位
プロセツサ６からの制御回路４への命令に従い、
受信処理と同様に、制御回路４は、即時性を要求
される処理の場合は半導体通信制御装置内のデー
タテーブル１３のデータをもとに迅速に制御を実
行し、即時性を要求されない場合には外部メモリ
内のデータテーブル１４のデータをもとに制御を
実行し、送信制御回路３を用い送信回線８を介し
てデータを送出する。また、データ送出終了時点
には、送信制御回路３は制御回路４にデータ送出
終了を通知し、制御回路４は、必要に応じ上位プ
ロセツサ６に上位プロセツサからの制御回線９を
介して処理終了を報告する。
このように、半導体通信制御装置１を構成する
際に、通信制御手順を規定するデータであるデー
タテーブル１４を格納する外部メモリ１０と、半
導体通信制御装置１内に高速でアクセス可能な小
規模なデータテーブル１３と、それらを制御する
データテーブル制御レジスタ１２を持ち、初期設
定あるいは特定の状態に遷移した時点に即時性を
要求される処理で用いる通信制御手順規定データ
を外部メモリ内のデータテーブル１４から半導体
通信制御装置内のデータテーブル１３に転送して
制御することにより高速の通信制御手順処理が可
能となる。
際に、通信制御手順を規定するデータであるデー
タテーブル１４を格納する外部メモリ１０と、半
導体通信制御装置１内に高速でアクセス可能な小
規模なデータテーブル１３と、それらを制御する
データテーブル制御レジスタ１２を持ち、初期設
定あるいは特定の状態に遷移した時点に即時性を
要求される処理で用いる通信制御手順規定データ
を外部メモリ内のデータテーブル１４から半導体
通信制御装置内のデータテーブル１３に転送して
制御することにより高速の通信制御手順処理が可
能となる。
以上説明したように、本発明によれば、通信制
御手順の変更に対する融通性を持つようになり、
高速の通信速度を満足する通信制御方式が実現で
きる。
御手順の変更に対する融通性を持つようになり、
高速の通信速度を満足する通信制御方式が実現で
きる。
第１図は本発明の一実施例を示す通信制御方式
説明図、第２図、第３図は従来の通信制御方式説
明図である。 １：半導体通信制御装置、２：受信制御回路、
３：送信制御回路、４：制御回路、５：内部メモ
リ、６：上位プロセツサ、７：受信回線、８：送
信回線、９：制御回線、１０：外部メモリ、１
１：内部メモリ、１２：データテーブル制御レジ
スタ、１３：半導体通信制御装置内のデータテー
ブル、１４：外部メモリ内のデータテーブル。
説明図、第２図、第３図は従来の通信制御方式説
明図である。 １：半導体通信制御装置、２：受信制御回路、
３：送信制御回路、４：制御回路、５：内部メモ
リ、６：上位プロセツサ、７：受信回線、８：送
信回線、９：制御回線、１０：外部メモリ、１
１：内部メモリ、１２：データテーブル制御レジ
スタ、１３：半導体通信制御装置内のデータテー
ブル、１４：外部メモリ内のデータテーブル。
Claims (1)
- １ 半導体通信制御装置において、該装置外部に
は通信制御手順を規定するデータを格納するデー
タテーブルを持つ外部メモリを持ち、該装置内部
には伝送制御手順規定データを格納する高速アク
セス可能なデータテーブル、および該データテー
ブルの制御情報を格納しているデータテーブル制
御レジスタを有し、事前に前記外部メモリ内のデ
ータテーブルに通信制御手順規定データを格納し
ておき、初期設定時点または、例えば、ISDN通
信回線を用いたパケツト通信では、Ｄチヤネル用
のLAP−ＤとＢチヤネル用のLAP−Ｂの通信手
順があり、これらを混在した処理を通信制御装置
で行う場合、通信相手の要求により通信手順の変
更を必要とするような特定の状態に遷移する時点
で、即時性を要求される処理で用いる通信制御手
順規定データを、前記外部メモリ内のデータテー
ブルから高速アクセス可能な前記半導体通信制御
装置内のデータテーブルに取り込み、通信制御手
順規定データを用いる処理の発生時点には、前記
データテーブル制御レジスタの内容にもとづい
て、即時性が要求される処理の場合には、前記半
導体通信制御装置内のデータテーブルをもとに制
御を実行し、前記以外の処理の場合には前記外部
メモリ内のデータテーブルをもとに制御を実行す
ることを特徴とする通信制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59185188A JPS6162957A (ja) | 1984-09-04 | 1984-09-04 | 通信制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59185188A JPS6162957A (ja) | 1984-09-04 | 1984-09-04 | 通信制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6162957A JPS6162957A (ja) | 1986-03-31 |
| JPH0412864B2 true JPH0412864B2 (ja) | 1992-03-05 |
Family
ID=16166388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59185188A Granted JPS6162957A (ja) | 1984-09-04 | 1984-09-04 | 通信制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6162957A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373737A (ja) * | 1986-09-16 | 1988-04-04 | Nec Corp | デ−タ通信における装桜属性切り換え方式 |
| JPH0193236A (ja) * | 1987-10-02 | 1989-04-12 | Yokogawa Electric Corp | 通信システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52112240A (en) * | 1976-03-17 | 1977-09-20 | Fujitsu Ltd | Data processing unit |
| JPS6057094B2 (ja) * | 1977-11-22 | 1985-12-13 | 日本電気株式会社 | 遠隔データ通信処理装置 |
-
1984
- 1984-09-04 JP JP59185188A patent/JPS6162957A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6162957A (ja) | 1986-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1370961B1 (en) | Resource dedication system and method for a computer architecture for broadband networks | |
| EP1370971A1 (en) | Processing modules for computer architecture for broadband networks | |
| US7231500B2 (en) | External data interface in a computer architecture for broadband networks | |
| JPH07506942A (ja) | データベース検索システムを用いた遠隔ワークステーションの使用 | |
| JPH04346151A (ja) | データ処理装置及びファクシミリ装置 | |
| JPH0412864B2 (ja) | ||
| JPH02128250A (ja) | 情報処理装置のアクセス制御回路 | |
| KR100300843B1 (ko) | 교환기의 다중 프로토콜 기능 장치 | |
| JPS6260043A (ja) | 通信制御装置 | |
| JPS6121656A (ja) | 通信制御方式 | |
| JPS62165451A (ja) | デ−タ伝送装置 | |
| JPS6336459A (ja) | 高速ｄｍａ転送方式 | |
| JPS62114050A (ja) | 通信制御装置 | |
| JP3350904B2 (ja) | プログラマブルコントローラとモーションコントローラのデータの授受方法 | |
| JPH053496A (ja) | シリアル通信制御装置 | |
| JPH04142644A (ja) | Ｒａｍアクセス方法 | |
| JPH01217659A (ja) | Ｉ／ｏ割り込み制御方式 | |
| JPS6254357A (ja) | 端末多重接続方式 | |
| JPH07129484A (ja) | 高速シリアルポート回路 | |
| JPS60196866A (ja) | デ−タ処理装置 | |
| JPH0697979A (ja) | Ｃｄｔ回線異速度送受信方式 | |
| JPS58169235A (ja) | 端末制御装置 | |
| JPS62152057A (ja) | デ−タ転送装置 | |
| JPH025662A (ja) | セグメンティング制御方式 | |
| JPH01189258A (ja) | 通信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |