JPH04130436U - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【目的】 入出力トランジスタの静電破壊耐量を増大す
る。 【構成】 エミッタ領域（１６）の両脇にベースコンタ
クトホール（２０）を形成し、ベース領域（１５）を囲
む３方向に距離ａだけ離れたコレクタコンタクト領域
（１７）を形成する。残る１方向は距離ｂだけ離し、コ
レクタコンタクトホール（２１）を形成すると共に、距
離ａと距離ｂの関係をａ＜ｂとする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は静電破壊耐量を増大した入出力トランジスタを具備する半導体集積回 路に関する。

【０００２】

【従来の技術】

モータドライバー用ＩＣ等では、低飽和型のＮＰＮトランジスタを入出力トラ ンジスタとし、そのコレクタに入出力パッドを接続する場合がある。また、前記 入出力トランジスタの駆動能力を増すために、エミッタの両脇にベース電極を配 置してベース抵抗を下げることが同時に行なわれている。

【０００３】 このトランジスタの一例を図３に示す。該トランジスタは、コレクタとなる島 領域の表面にＰ型のベース領域（１）を形成し、ベース領域（１）の表面にＮ⁺ 型エミッタ領域（２）を形成し、ベース領域（１）の周囲を囲むようにして一定 距離（図示ａ）だけ離れた環状のＮ⁺型コレクタコンタクト領域（３）を形成し 、エミッタ領域（２）上にエミッタ電極用のコンタクトホール（４）を、エミッ タ領域（２）の両脇のベース領域（１）上にベース電極用のコンタクトホール（ ５）を、そして環状コレクタコンタクト領域（３）の１辺に入出力パッドと接続 されるコレクタ電極用のコンタクトホール（６）を設けたものである。

【０００４】

【考案が解決しようとする課題】

しかしながら、図３の如きトランジスタは、コレクタ・ベース間耐圧Ｖ_CBOで その静電破壊耐量が決定される。この場合、電極の抵抗成分、不純物濃度プロフ ァイル、およびシリコンの最表面状態等から、ベース電極とコレクタ電極とが最 も接近した部分のシリコン表面で破壊が生じることが知られている。図３の例で は、エミッタの両脇にベース電極を配置する所謂ダブルベース型構造であるため 、ベース電極用コンタクトホール（５）とコレクタ電極用コンタクトホール（６ ）とが近接するパターン設計となり、前記静電破壊耐量を増大できない欠点があ った。例えば特開昭５９−１７５１５２号公報に記載されているような保護ダイ オードを付加しても、入出力トランジスタ自体の破壊耐量を増大するものではな いので、微細化を押し進めたＩＣでは満足する静電破壊耐量が得られない。

【０００５】

【課題を解決するための手段】

本考案は上述した欠点に鑑み成されたもので、コレクタ電極がコンタクトする 部分のコレクタコンタクト領域（１７）を、他のコレクタコンタクト領域（１７ ）よりはベース領域（１５）から遠ざけたパターンとすることにより、素子自体 の静電破壊耐量を増大したものである。

【０００６】

【作用】

本考案によれば、コレクタ電極を配置するコレクタコンタクトホール（２１） と、ベース電極を配置するベースコンタクトホール（２０）との距離を離したの で、その分だけ静電破壊耐量を増大できる。しかも、コレクタ電流は底部の埋め 込み層（１４）を介する垂直方向の動作電流であるので、距離を離したことによ る飽和電圧Ｖ_CE(sat)の増大が無い。

【０００７】

【実施例】

以下に本考案の一実施例を図面を参照しながら詳細に説明する。図１は本考案 による入出力トランジスタを示す平面図、図２は図１のＡＡ線断面図である。図 ２において、（１１）はＰ型シリコン半導体基板、（１２）は基板（１１）上に 気相成長したＮ型のエピタキシャル層を貫通するＰ⁺型分離領域、（１３）は分 離領域（１２）によって島状に分離されたコレクタとなる島領域、（１４）は島 領域（１３）底部の基板（１１）表面に埋め込まれたＮ⁺型の埋め込み層、（１ ５）は島領域（１３）の表面に形成したＰ型のベース領域、（１６）はベース領 域（１５）の表面に形成したＮ⁺型のエミッタ領域、（１７）はＮ⁺型のコレクタ コンタクト領域、（１８）はエピタキシャル層表面を被覆する酸化膜、（１９） は酸化膜（１８）を開口したエミッタコンタクトホール、（２０）は同じくベー スコンタクトホール、（２１）は同じくコレクタコンタクトホールである。

【０００８】 図１において、エミッタ領域（１６）はベース領域（１５）の略中央に形成さ れ、エミッタ領域（１６）を挾む両脇のベース領域（１５）表面にベースコンタ クトホール（２０）が形成されて所謂ダブルベース型トランジスタ構造となる。 コレクタコンタクト領域（１７）はベース領域（１５）の周囲を囲むように環状 に形成され、ベース領域（１５）の３方向はプロセスのデザインルールで決定さ れる最小拡散間（ベース・エミッタ間）距離ａだけ離してコレクタコンタクト領 域（１７）を配置する。残る１方向を囲むコレクタコンタクト領域（１７）は、 ベース領域（１５）と距離ｂだけ離して配置し、両者の関係をａ＜ｂにすると共 に、距離ｂだけ離したコレクタコンタクト領域（１７）表面にコレクタコンタク トホール（２１）を形成する。各コンタクトホール（１９）（２０）（２１）に は図示せぬＡｌ電極がオーミック接触し、コレクタコンタクト領域（１７）にコ ンタクトするコレクタ電極は入出力接続パッドに連結する。

【０００９】 上記本願の構成によれば、コレクタコンタクトホール（２１）とベースコンタ クトホール（２０）とを距離的に離したので、この部分でのコレクタ・ベース間 耐圧Ｖ_CBOが増大し、トランジスタの静電破壊耐量を増大できる。しかも、コレ クタ電流はコレクタコンタクト領域（１７）から垂直方向に流れ、埋め込み層（ １４）を介してベース領域（１５）へ垂直方向に流れるので、コレクタ抵抗は増 大せず、コレクタコンタクト領域（１７）を環状にしたことによってこのトラン ジスタの飽和電圧Ｖ_CE(sat)を小さく保つことができる。尚、埋め込み層（１４ ）はコレクタコンタクト領域（１７）の直下まで拡張してある。さらに、コレク タコンタクトホール（２１）を設けない部分のコレクタコンタクト領域（１７） はベース領域（１５）と距離ａだけ離せば済むので、トランジスタの占有面積増 が僅かで済む。

【００１０】 尚、本願はコレクタコンタクト領域（１７）をエミッタ拡散で形成したものに ついて述べたが、コレクタコンタクト領域（１７）を島領域（１３）表面から埋 め込み層（１４）に達するように深く形成したものに適用しても同等の効果が得 られる。

【００１１】

【考案の効果】

以上に説明した通り、本考案によれば、飽和電圧Ｖ_CE(sat)の増大を避け、占 有面積の大幅増がなく、ベースとコレクタのコンタクトホール（２０）（２１） 間の距離を拡大することで静電破壊耐量を大幅に増大することができるものであ る。また、ダブルベース構造のトランジスタに適用できるので、入出力トランジ スタのベース抵抗を下げ、その駆動能力を大にできるものである。

【図面の簡単な説明】

【図１】本考案を説明するための平面図である。

【図２】本考案を説明するためのＡＡ線断面図である。

【図３】従来例を説明するための平面図である。

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 一導電型の半導体基板の上に形成した逆
   導電型のエピタキシャル層と、前記エピタキシャル層を
   島状に分離した島領域と、前記島領域底部の基板表面に
   埋め込んだ逆導電型の埋め込み層と、前記島領域の表面
   に形成した一導電型のベース領域と、前記ベース領域の
   表面に形成した逆導電型のエミッタ領域と、前記ベース
   領域の周囲を囲む逆導電型のコレクタコンタクト領域
   と、前記エミッタ領域を挾み前記ベース領域の両側にコ
   ンタクトするベース電極と、前記コレクタコンタクト領
   域の一部にコンタクトし且つ入出力端子に接続されるコ
   レクタ電極とを具備し、前記コレクタ電極がコンタクト
   する部分のコレクタコンタクト領域を前記コレクタ電極
   がコンタクトしない部分のコレクタコンタクト領域より
   前記ベース領域から離したことを特徴とする半導体集積
   回路。
2. 【請求項２】 前記コレクタコンタクト領域は四角形状
   を成し、その１辺に前記コレクタ電極がコンタクトする
   と共に、コンタクトした１辺全部が他の３辺より前記ベ
   ース領域から離間することを特徴とする請求項１記載の
   半導体集積回路。