JPH04130523A - 外部記憶制御装置の動作モード切換方式 - Google Patents
外部記憶制御装置の動作モード切換方式Info
- Publication number
- JPH04130523A JPH04130523A JP25104390A JP25104390A JPH04130523A JP H04130523 A JPH04130523 A JP H04130523A JP 25104390 A JP25104390 A JP 25104390A JP 25104390 A JP25104390 A JP 25104390A JP H04130523 A JPH04130523 A JP H04130523A
- Authority
- JP
- Japan
- Prior art keywords
- data
- external storage
- host
- connection section
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
外部記憶制御装置内の転送モードを切換える外部記憶制
御袋装置の動作モード切換方式に関し、データブロック
がデータバッファの容量を越える長大ブロックを一括し
て書込み及び読出すことを目的とし、 ホスト装置に接続されたホスト接続部と外部記憶装置に
接続された外部記憶接続部とデータバッファとを内部バ
スで接続し、ホスト接続部と外部記憶接続部との間で書
込みデータ及び読出しデータを転送する外部記憶制御装
置の動作モード切換方式であって、該ホスト接続部及び
外部記憶制御装置々に転送する各ブロックのデータの転
送バイト数か少なくとも該データバッファの容量以下の
所定値を越えたことを検出する検出手段を有し、該ホス
ト接続部と外部記憶接続部とで該データバッファをアク
セスしてデータ転送を行なうバッファアクセスモード時
に該検出手段の検出かあると、該ホスト接続部と外部記
憶接続部との間で直接データ転送を行なう直接データ転
送モードに切換えるよう構成する。
御袋装置の動作モード切換方式に関し、データブロック
がデータバッファの容量を越える長大ブロックを一括し
て書込み及び読出すことを目的とし、 ホスト装置に接続されたホスト接続部と外部記憶装置に
接続された外部記憶接続部とデータバッファとを内部バ
スで接続し、ホスト接続部と外部記憶接続部との間で書
込みデータ及び読出しデータを転送する外部記憶制御装
置の動作モード切換方式であって、該ホスト接続部及び
外部記憶制御装置々に転送する各ブロックのデータの転
送バイト数か少なくとも該データバッファの容量以下の
所定値を越えたことを検出する検出手段を有し、該ホス
ト接続部と外部記憶接続部とで該データバッファをアク
セスしてデータ転送を行なうバッファアクセスモード時
に該検出手段の検出かあると、該ホスト接続部と外部記
憶接続部との間で直接データ転送を行なう直接データ転
送モードに切換えるよう構成する。
本発明は外部記憶制御装置の動作モード切換方式に関し
、外部記憶制御装置内の転送モードを切換える外部記憶
制御装置の動作モード切換方式に関する。
、外部記憶制御装置内の転送モードを切換える外部記憶
制御装置の動作モード切換方式に関する。
従来より磁気テープ制御装置等の外部記憶制御装置でデ
ータバッファを有し、このデータバッファに書込みデー
タ及び読出しデータを格納するものかある。
ータバッファを有し、このデータバッファに書込みデー
タ及び読出しデータを格納するものかある。
従来の外部記憶制御装置では書込みデータ又は読出しデ
ータのデータブロック長には無関係に、上記書込みデー
タ又は読出しデータをデータノく・ソファに一旦格納し
、このデータバッファから読出して磁気テープ装置又は
ホスト装置に転送してし＼る。
ータのデータブロック長には無関係に、上記書込みデー
タ又は読出しデータをデータノく・ソファに一旦格納し
、このデータバッファから読出して磁気テープ装置又は
ホスト装置に転送してし＼る。
従来装置でデータブロック長かデータノくソファの容量
より大きい長大ブロックを書込み又は読出す場合には、
長大ブロックを複数回に分けて書込み又は読出しており
長大ブロックを一括して書込み又は読出すことができな
いという問題があった。
より大きい長大ブロックを書込み又は読出す場合には、
長大ブロックを複数回に分けて書込み又は読出しており
長大ブロックを一括して書込み又は読出すことができな
いという問題があった。
本発明は上記の点に鑑みなされたもので、データブロッ
クかデータバッファの容量を越える長大ブロックを一括
して書込み及び読出す外部記憶制御装置の動作モード切
換方式を提供することを目的とする。
クかデータバッファの容量を越える長大ブロックを一括
して書込み及び読出す外部記憶制御装置の動作モード切
換方式を提供することを目的とする。
第１図は本発明の原理図を示す。
同図中、ホスト装置１０に接続されたホスト接続部１と
外部記憶装置１２．〜１２．に接続された外部記憶接続
部２とデータバッファ１５とを内部バス１９で接続され
ており、ホスト接続部ｌと外部記憶接続部２との間で書
込みデータ及び読出しデータを転送する。
外部記憶装置１２．〜１２．に接続された外部記憶接続
部２とデータバッファ１５とを内部バス１９で接続され
ており、ホスト接続部ｌと外部記憶接続部２との間で書
込みデータ及び読出しデータを転送する。
検出手段３は、ホスト接続部１及び外部記憶接続部２夫
々に転送する各ブロックのデータの転送バイト数が少な
くともデータバッファ１５の容量以下の所定値を越えた
ことを検出する。
々に転送する各ブロックのデータの転送バイト数が少な
くともデータバッファ１５の容量以下の所定値を越えた
ことを検出する。
ホスト接続部ｌと外部記憶接続部２とでデータバッファ
１５をアクセスしてデータ転送を行なうバッファアクセ
スモード時に検出手段３の検出かあると、ホスト接続部
１と外部記憶接続部２との間で直接データ転送を行なう
。
１５をアクセスしてデータ転送を行なうバッファアクセ
スモード時に検出手段３の検出かあると、ホスト接続部
１と外部記憶接続部２との間で直接データ転送を行なう
。
本発明においては、転送するデータブロックのバイト数
が所定値を越えて長大ブロックであることが検出される
とホスト接続部１と外部記憶接続部２との間でデータバ
ッファ１５を介さず直接データ点数か行なわれるため、
データバッファ１５の容量を越える長大ブロックを一括
して書込み及び読比すことができる。
が所定値を越えて長大ブロックであることが検出される
とホスト接続部１と外部記憶接続部２との間でデータバ
ッファ１５を介さず直接データ点数か行なわれるため、
データバッファ１５の容量を越える長大ブロックを一括
して書込み及び読比すことができる。
第２図は本発明方式の一実施例のブロック図を示す。
同図中、ホスト装置ｌＯには磁気テープ制御装置（ＭＴ
Ｃ）１１を介して磁気テープ装置（ＭＴＵ）１２１〜１
２わが接続されている。
Ｃ）１１を介して磁気テープ装置（ＭＴＵ）１２１〜１
２わが接続されている。
ＭＴＣＩＩ内のホストインタフェースコントローラ（Ｈ
ＩＣ）１４はホスト装置１０とのインタフェースを制御
し、ホスト装置１１０よりの書込みデータを受信してデ
ータバッファ１５又はフォーマツタ（ＦＭＴ）１６に転
送し、またデータバッファ１５又はＦＭＴｌ ６より転
送される読出しデータをホスト装置１０に送出する。
ＩＣ）１４はホスト装置１０とのインタフェースを制御
し、ホスト装置１１０よりの書込みデータを受信してデ
ータバッファ１５又はフォーマツタ（ＦＭＴ）１６に転
送し、またデータバッファ１５又はＦＭＴｌ ６より転
送される読出しデータをホスト装置１０に送出する。
データバッファ１５は例えば４０９６ ｋバイトの茗量
を持ち、書込み又は読出しデータを格納する。
を持ち、書込み又は読出しデータを格納する。
フォーマツタ（ＦＭＴ）１６には例えば８台ＣＭＴＵ
１２ Ｉ−１２、が接続され、フォーマツタ１６はこの
ＭＴ Ｕ １２ ＋〜１２．夫々の駆動制量を行なうと
共にデータバッファ１５又はＨＩＣｌ４よりの書込みデ
ータをＭＴＵ１２□〜１２゜に送出し、またＭＴＵ１２
１〜１２．からの読比しデータをデータバッファ１５又
はＨＩＣｌ４に転送する。
１２ Ｉ−１２、が接続され、フォーマツタ１６はこの
ＭＴ Ｕ １２ ＋〜１２．夫々の駆動制量を行なうと
共にデータバッファ１５又はＨＩＣｌ４よりの書込みデ
ータをＭＴＵ１２□〜１２゜に送出し、またＭＴＵ１２
１〜１２．からの読比しデータをデータバッファ１５又
はＨＩＣｌ４に転送する。
ＨＩＣｌ４．ＦＭＴ１６夫々は内部バスアダプタ（ＩＢ
Ａ）１７．１８を介して内部バス１９に接続され、この
内部バス１９にデータバッファ１５及びコントロールイ
ンフォメーションテーブル（ＣＩＴ）２０が接続されて
、いる。
Ａ）１７．１８を介して内部バス１９に接続され、この
内部バス１９にデータバッファ１５及びコントロールイ
ンフォメーションテーブル（ＣＩＴ）２０が接続されて
、いる。
ＣｌＴ２Ｏは領域のアクセス権をＨＩＣｌ４とＦＭＴｌ
６とで分割されており、例えばＦＭＴｌ６よりのリード
アクセス中であってもＨＩＣｌ４から更新が可能なテー
ブルであり、レジスタＨＱＰ、ＦＱＰ等の領域が設定さ
れている。レジスタＨＱＰはＨＩＣｌ４からの制御情報
をＭＴＵ毎に格納するもので、ＨＩＣｌ４から更新され
ＦＭＴ １６はリードのみ行なう。レジスタＦＱＰはＦ
ＭＴｌ６からの制御情報をＭＴＵ毎に格納するもので、
ＦＭＴｌ６から更新されＨＩＣｌ４はリードのみ行なう
。
６とで分割されており、例えばＦＭＴｌ６よりのリード
アクセス中であってもＨＩＣｌ４から更新が可能なテー
ブルであり、レジスタＨＱＰ、ＦＱＰ等の領域が設定さ
れている。レジスタＨＱＰはＨＩＣｌ４からの制御情報
をＭＴＵ毎に格納するもので、ＨＩＣｌ４から更新され
ＦＭＴ １６はリードのみ行なう。レジスタＦＱＰはＦ
ＭＴｌ６からの制御情報をＭＴＵ毎に格納するもので、
ＦＭＴｌ６から更新されＨＩＣｌ４はリードのみ行なう
。
ＨＩＣｌ４及びＦＭＴｌ ６夫々には第３図に示すロン
グブロック検出回路か設けられている。同図中、端子２
５にはデータ転送パルスが入来しカウンタ２６に供給さ
れる。このデータ転送パルスはＨＩＣＩ ４．ＦＭＴＩ
６からデータを内部バス１９に送出するときデータの
各バイトを指示するパルスである。カウンタ２６は上記
パルスをカウントして内部バス１９に送出されるデータ
のバイト数をカウントし、そのカウント値はコンパレー
タ２７で所定値と比較される。この所定値は例えば２５
６にバイトであり、コンパレータ２７はカウント値が所
定値を越えると検出信号を生成してデータが長大ブロッ
クであることを端子２８よりＨＩＣｌ４又はＦＭＴｌ６
に通知する。ここで、ＭＴＣｌｌに８台のＭＴＵが接続
されるとすればＭＴＵＩ台につきデータバッファ１５の
容量は５１２ ｋバイトであるので上記所定値は５１２
にバイト以下であれば良い。
グブロック検出回路か設けられている。同図中、端子２
５にはデータ転送パルスが入来しカウンタ２６に供給さ
れる。このデータ転送パルスはＨＩＣＩ ４．ＦＭＴＩ
６からデータを内部バス１９に送出するときデータの
各バイトを指示するパルスである。カウンタ２６は上記
パルスをカウントして内部バス１９に送出されるデータ
のバイト数をカウントし、そのカウント値はコンパレー
タ２７で所定値と比較される。この所定値は例えば２５
６にバイトであり、コンパレータ２７はカウント値が所
定値を越えると検出信号を生成してデータが長大ブロッ
クであることを端子２８よりＨＩＣｌ４又はＦＭＴｌ６
に通知する。ここで、ＭＴＣｌｌに８台のＭＴＵが接続
されるとすればＭＴＵＩ台につきデータバッファ１５の
容量は５１２ ｋバイトであるので上記所定値は５１２
にバイト以下であれば良い。
次に長大ブロックの書込み時の動作について第４図のシ
ーケンスと共に接続する。
ーケンスと共に接続する。
■ ホスト装置ｌＯよりＭＴＣＩＩのＨＩＣｌ４に書込
みコマンド及び書込みデータか供給されて書込みコマン
ドが起動される。
みコマンド及び書込みデータか供給されて書込みコマン
ドが起動される。
■ ＨＩＣｌ４はホスト装置１０よりのデータを内部バ
ス１９を介してデータバッファ１５に転送開始する。
ス１９を介してデータバッファ１５に転送開始する。
■ ＨＩＣｌ４内のロングブロック検出回路から書込み
データが所定バイト数（２５６ｋバイト）を越える長大
ブロックであるとの通知がされる。
データが所定バイト数（２５６ｋバイト）を越える長大
ブロックであるとの通知がされる。
■ ＨＩＣｌ４はＣｒＴ２０内のＨＱ Ｐ （、： Ｄ
ＡＭ（ダイレクト・アクセス・モード）転送を要求す
ることを示す制御情報ＤＩＲを書込む。
ＡＭ（ダイレクト・アクセス・モード）転送を要求す
ることを示す制御情報ＤＩＲを書込む。
■ これと共にＨＩＣｌ４はホスト装置１Ｏ（＝リライ
トステータス（４Ａ）を返す。
トステータス（４Ａ）を返す。
■ ＦＭＴｌ６はＣＩＴ２０内のＨＱＰから制御情報Ｄ
ＩＲを読んでデータを書込もうとするＭＴＵに磁気テー
プの頭出し等を行なわせるボジショニング処理を行なう
。
ＩＲを読んでデータを書込もうとするＭＴＵに磁気テー
プの頭出し等を行なわせるボジショニング処理を行なう
。
■ ＦＭＴｌ６はポジショニング処理の終了によってＣ
ｌＴ２Ｏ内のＦＱＰにＤＡＭ転送か可能となったことを
示す制御情報ＤＸＡを書込む。
ｌＴ２Ｏ内のＦＱＰにＤＡＭ転送か可能となったことを
示す制御情報ＤＸＡを書込む。
■ ＨＩＣｌ ４はＦＱＰの制御情報ＤＸＡを読んでホ
スト装置ＩＯにポジショニング終了ステータス（ｏ４）
を返す。
スト装置ＩＯにポジショニング終了ステータス（ｏ４）
を返す。
■ これによってホスト装置！１０よりの書込みコマン
ドでＨＩＣｌ４が起動される。
ドでＨＩＣｌ４が起動される。
［相］ ＨＩＣｌ４はＨＱＰの制御情報ＤＩＲを消去す
る。
る。
＠ ＦＭＴ１６１ｔｆ！１Ｊａ１１ｔｌ［ＤＸＲ（７
）消去１］６とＦＱＰの制御情報ＤＭＡを消去する。
）消去１］６とＦＱＰの制御情報ＤＭＡを消去する。
＠ＦＭ７１６はＩＢＡｌＢをＤＡＭ転送モードに設定す
ると共に書込むべきＭＴＵに起動をかける。
ると共に書込むべきＭＴＵに起動をかける。
＠ ＨＩＣｌ６は制御情報ＤＸＡの消去を知るとＩＢ
Ａ１７より内部バス１９を介してＦＭＴ１６のＩＢＡ１
８に対してＤＡＭ転送を行なう。
Ａ１７より内部バス１９を介してＦＭＴ１６のＩＢＡ１
８に対してＤＡＭ転送を行なう。
上記のシーケンスでＤＡＭ転送モードとなった後はＤＡ
Ｍ転送モードを維持し、１つのファイルデータの書込み
又は読出しが終了し、ホスト装置ＩＯより巻戻し指示す
るコマンド（ＲＷＤ）。
Ｍ転送モードを維持し、１つのファイルデータの書込み
又は読出しが終了し、ホスト装置ＩＯより巻戻し指示す
るコマンド（ＲＷＤ）。
テープマークを作成するコマンド（ＷＴＭ）。
データブロックをさがすコマンド（ＬＣＴ）、１つのフ
ァイルをとばすコマンド（ＳＰＦ、ＢＳＰＦ）等のデー
タの書込み及び読出しに無関係のコマンドが供給された
時点でデータバッファ１５を用いてＨＩＣｌ４をＦＭＴ
Ｉ６との間のデータ転送を行なうバッファアクセスモー
ドに切換える。
ァイルをとばすコマンド（ＳＰＦ、ＢＳＰＦ）等のデー
タの書込み及び読出しに無関係のコマンドが供給された
時点でデータバッファ１５を用いてＨＩＣｌ４をＦＭＴ
Ｉ６との間のデータ転送を行なうバッファアクセスモー
ドに切換える。
またデータ続出しのコマンド（ＲＤ、ＲＢ）及び１つの
データブロックをとばすコマンド（Ｓ Ｐ。
データブロックをとばすコマンド（Ｓ Ｐ。
ＢＳＰ）の実行時にテープマークが検出された場合にも
ＤＡＭ転送モードからバッファアクセスモードに切換え
る。
ＤＡＭ転送モードからバッファアクセスモードに切換え
る。
このように、転送するデータブロックのバイト数か所定
値を越えて長大ブロックであることか検出されるとＨＩ
Ｃｌ４とＦＭＴ１６との間でデータバッファ１５を介さ
ず直接データ転送か行なわれるため、データバッファ１
５の容量を越える長大ブロックを一括して書込み及び読
出すことかできる。
値を越えて長大ブロックであることか検出されるとＨＩ
Ｃｌ４とＦＭＴ１６との間でデータバッファ１５を介さ
ず直接データ転送か行なわれるため、データバッファ１
５の容量を越える長大ブロックを一括して書込み及び読
出すことかできる。
上述の如く、本発明の外部記憶制御装置の動作モード切
換方式によれば、データブロックかデータバッファの容
量を越えると長大ブロックを一括して書込み及び読出す
ことかでき、実用上きわめて有用である。
換方式によれば、データブロックかデータバッファの容
量を越えると長大ブロックを一括して書込み及び読出す
ことかでき、実用上きわめて有用である。
４、
【図面の簡単な説明】
第１図は本発明の原理図、
第２図は本発明方式の一実施例のブロック図、第３図は
ロングブロック検出回路のブロック図、第４図は書込み
動作のシーケンス図である。 図において、 １はホスト接続部、 ２は外部記憶接続部、 ３は検出手段、 工０はホスト装置、 １１はＭＴＣ。 １２、〜１２．はＭＴＵ。 Ｉ４はＨＩＣｌ １５はデータバッファ、 １６はＦＭＴ。 １７．１８はＩＢＡ。 ２０はＣＩＴ を示す。
ロングブロック検出回路のブロック図、第４図は書込み
動作のシーケンス図である。 図において、 １はホスト接続部、 ２は外部記憶接続部、 ３は検出手段、 工０はホスト装置、 １１はＭＴＣ。 １２、〜１２．はＭＴＵ。 Ｉ４はＨＩＣｌ １５はデータバッファ、 １６はＦＭＴ。 １７．１８はＩＢＡ。 ２０はＣＩＴ を示す。
Claims (1)
- 【特許請求の範囲】 ホスト装置（１０）に接続されたホスト接続部（１）と
外部記憶装置（１２＿１〜１２＿ｎ）に接続された外部
記憶接続部（２）とデータバッファ（１５）とを内部バ
ス（１９）で接続し、ホスト接続部（１）と外部記憶接
続部（２）との間で書込みデータ及び読出しデータを転
送する外部記憶制御装置の動作モード切換方式であって
、 該ホスト接続部（１）及び外部記憶接続部（２）夫々に
転送する各ブロックのデータの転送バイト数が少なくと
も該データバッファ（１５）の容量以下の所定値を越え
たことを検出する検出手段（３）を有し、 該ホスト接続部（１）と外部記憶接続部（２）とで該デ
ータバッファ（１５）をアクセスしてデータ転送を行な
うバッファアクセスモード時に該検出手段（３）の検出
があると、該ホスト接続部（１）と外部記憶接続部（２
）との間で直接データ転送を行なう直接データ転送モー
ドに切換えることを特徴とする外部記憶制御装置の動作
モード切換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25104390A JPH04130523A (ja) | 1990-09-20 | 1990-09-20 | 外部記憶制御装置の動作モード切換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25104390A JPH04130523A (ja) | 1990-09-20 | 1990-09-20 | 外部記憶制御装置の動作モード切換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04130523A true JPH04130523A (ja) | 1992-05-01 |
Family
ID=17216765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25104390A Pending JPH04130523A (ja) | 1990-09-20 | 1990-09-20 | 外部記憶制御装置の動作モード切換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04130523A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008136133A1 (ja) | 2007-04-20 | 2008-11-13 | Media Logic Corp. | デバイスコントローラ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01159746A (ja) * | 1987-12-16 | 1989-06-22 | Fujitsu Ltd | ディスクキャッシュ制御方式 |
-
1990
- 1990-09-20 JP JP25104390A patent/JPH04130523A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01159746A (ja) * | 1987-12-16 | 1989-06-22 | Fujitsu Ltd | ディスクキャッシュ制御方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008136133A1 (ja) | 2007-04-20 | 2008-11-13 | Media Logic Corp. | デバイスコントローラ |
| EP2151764A4 (en) * | 2007-04-20 | 2010-07-21 | Media Logic Corp | FACILITY MANAGEMENT |
| US8370857B2 (en) | 2007-04-20 | 2013-02-05 | Media Logic Corp. | Device controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1995006284B1 (en) | Ata interface architecture employing state machines | |
| JPH0477367B2 (ja) | ||
| JPS6232494B2 (ja) | ||
| JP2006018419A (ja) | 記憶装置 | |
| US5581458A (en) | Bufered intelligent digital tape controller with onboard ECC and featuring global control variables | |
| JPH054693B2 (ja) | ||
| JPS6347937Y2 (ja) | ||
| JPH0335477A (ja) | 周辺記憶制御装置 | |
| JPH05224824A (ja) | 磁気テープ制御装置 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPS585823A (ja) | チヤネル処理装置 | |
| JP3472357B2 (ja) | 情報処理装置 | |
| JPS6054695B2 (ja) | 周辺機器制御装置 | |
| JPH0261721A (ja) | バッファメモリの制御装置 | |
| JPS63213018A (ja) | 外部記憶制御装置 | |
| JPS61250758A (ja) | 通信制御装置 | |
| JPH08339263A (ja) | データ記録再生装置 | |
| JPH04205158A (ja) | データ転送制御方式 | |
| JPH0578859B2 (ja) | ||
| JPH01201754A (ja) | 外部記憶装置におけるデータ転送方式 | |
| JPH0293849A (ja) | 記録データ転送制御装置 | |
| JPH03226850A (ja) | 外部補助記憶制御装置 | |
| JPS63229558A (ja) | 直列信号インタフエ−スによるデ−タ転送装置 | |
| JPH01307836A (ja) | エラー回復制御方式 | |
| JPH0833801B2 (ja) | データブロック制御装置 |