JPH04132974A - Ｌｓｉ試験用回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ＬＳＩの製造時においてＬＳＩの不良品を選
別するための試験プログラムを実行するときに用いるＬ
ＳＩ内に設けられた専用のＬＳＩ試験用回路に関するも
のである。

［従来の技術］ ＬＳＩの製造時における不良品を選別するために完成さ
れたＬＳＩに対して試験プログラムを実行して１期待通
りの動作をするか否かの試験をする必要がある。試験プ
ログラムの内容は、一般にテストデータと呼ばれるパタ
ーンデータをＬＳＩの入力端子に与え、それに対して出
力端子に期待通りの変化が表われることを確認するもの
である。

この試験プログラムによりＬＳＩの構成回路の白河％の
動作が検証されたかを示す数値が故障検出率で表わされ
る。

この故障検出率を高くするためにはテストデータのパタ
ーン数を増やせばよいが、一般にパターン数には制限（
上限）があるため、少ないパターン数でいかに高い故障
検出率を実現するかが重要課題である。テストデータの
内容としては、従来は、被試験ＬＳＩに対し、実機上で
の動作と同一の動作をシミュレートさせるためのパター
ンを加えるもの、またはランダムな入力データを与える
ものがある。

［発明が解決しようとする課題］ 従来のようなテストデータの内容では、多数の２値状態
を記憶する記憶素子たとえばフリップフロップにより組
まれている順序回路を有するＬＳＩの故障検出率を上げ
ることは容易ではなく、かつ、高い故障検出率を得るに
はパターン数が増えすぎてしまう問題がある。

本発明の課題は、テストデータのパターン数が同一であ
る場合にＬＳＩの故障検出率を上げることができ、また
、同一の故障検出率の場合にはテストデータのパターン
数を少なくすることかできるＬＳＩ試験用回路を提供す
ることにある。

［課題を解決するための手段］ 本発明によれば、所定のプログラムが記憶されていると
共に２値状態を記憶するｎ（ｎ≧２）個の記憶素子を内
蔵するＬＳＩが不良品であるか否かを試験プログラムに
より試験するＬＳＩ試験用回路において、前記ＬＳＩの
試験用に設けられた１個の試験用外部入力端子と、前記
ＬＳＩの通常動作および試験用に共用されるｎ個の共用
外部入力端子と、これらの試験用外部入力端子および共
用外部入力端子に入力される入力信号に基いて前記ｎ個
の記憶素子をセット状態またはリセット状態に切り替え
るｎ個の切替回路とを具備することを特徴とするＬＳＩ
試験用回路が得られる。

また１本発明によれば、前記ＬＳＩ試験用回路において
、前記ｎ個の記憶素子がフリップフロップで構成されて
いることを特徴とするＬＳＩ試験用回路が得られる。

また２本発明によれば、前記ＬＳＩ試験用回路において
、前記切替回路は、前記試験用外部入力端子および共用
外部入力端子からの入力信号を受けてこれらの論理積信
号を前記フリップフロップのセット指示用入力端子に与
えるアンド回路と。

このアンド回路からの出力信号の反転信号および前記試
験用外部入力端子からの入力信号を受けてこれらの論理
積信号を前記フリップフロップのリセット指示用入力端
子に与えるアンド回路とを有することを特徴とするＬＳ
Ｉ試験用回路が得られる。

［実施例］ 次に１本発明の１実施例を図面に基いて詳細に説明する
。

第１図において符号１１〜１ｎは、ＬＳＩに内蔵された
フリップフロップを示している。これらのフリップフロ
ップ１１〜１ｏと同数の共用外部入力端子２１〜２ｎが
前記ＬＳＩに設けられている。これらの共用外部入力端
子２）〜２ｏは、ＬＳＩの通常動作および試験用に共用
される。また。

ＬＳＩには、１個の試験用外部入力端子３が設けられて
いる。

これらの共用外部入力端子２□〜２ｏおよび試験用外部
入力端子３は切替回路４□〜４ｎに接続されている。こ
れらのｎ個の切替回路４□〜４ｎは、それぞれｎ個のフ
リップ７０ツブ１１〜１ｎをセット状態またはリセット
状態に切り替えるものである。

前記切替回路４、〜４ｎは、２つのアンド回路４ａ、４
ｂを有している。前記アンド回路４ａは。

それぞれ前記共用外部入力端子２□〜２ｎおよび試験用
外部入力端子３からの入力信号を受けてこれらの２つの
入力信号の論理積信号をフリップフロップ１１〜１ｏの
セット指定用入力端子ＭＳに与える。また、前記アンド
回路４ｂは、前記アンド回路４ａからの出力信号の反転
信号および試験用外部入力端子３からの入力信号を受け
てこれらの２つの信号の論理積信号をフリップフロップ
１〜１　のリセット指示用入力端子ＭＲに与える。

ｎ 前記切替回路４、〜４ｎは、試験用外部入力端子３から
の入力信号の論理値が「１」である時間にのみ共用外部
入力端子２）〜２ｎの論理値と同じにフリップフロップ
１１〜１ｎの論理値を切り替えることができる。したが
って、前記フリップフロップ１１〜１ｎにより組まれて
いる順序回路を動作させるのに必要なテストデータのパ
ターン数のうち、フリップフロップ１１〜１ｎを２回以
上切り替えるパターン数は試験のためには不要であるか
ら省略することができる。

［発明の効果コ 本発明は、ＬＳＩに内蔵されている２値状態を記憶する
記憶素子たとえばフリップフロップをＬＳｌに記憶され
ているプログラムと無関係に試験の時に直接に制御する
ことができるから、テストデータのパターン数が同一で
ある場合にＬＳＩの故障検出率を上げることができ、ま
た、同一の故障検出率の場合にはテストデータのパター
ン数を少なくすることができる。

【図面の簡単な説明】

１８１図は本発明の１実施例を示すブロック図である。 １１〜１ｎ・・・フリップフロップ、２１〜２ｎ・・・
共用外部入力端子、３・・・外部入力端子、４、〜４゜
・・・切替回路。

Claims (3)

【特許請求の範囲】
1. （１）所定のプログラムが記憶されていると共に２値状
   態を記憶するｎ（ｎ≧２）個の記憶素子を内蔵するＬＳ
   Ｉが不良品であるか否かを試験プログラムにより試験す
   るＬＳＩ試験用回路において、前記ＬＳＩの試験用に設
   けられた１個の試験用外部入力端子と、前記ＬＳＩの通
   常動作および試験用に共用されるｎ個の共用外部入力端
   子と、これらの試験用外部入力端子および共用外部入力
   端子に入力される入力信号に基いて前記ｎ個の記憶素子
   をセット状態またはリセット状態に切り替えるｎ個の切
   替回路とを具備することを特徴とするＬＳＩ試験用回路
   。
2. （２）特許請求の範囲第１項記載のＬＳＩ試験用回路に
   おいて、前記ｎ個の記憶素子がフリップフロップで構成
   されていることを特徴とするＬＳＩ試験用回路。
3. （３）特許請求の範囲第２項記載のＬＳＩ試験用回路に
   おいて、前記切替回路は、前記試験用外部入力端子およ
   び共用外部入力端子からの入力信号を受けてこれらの論
   理積信号を前記フリップフロップのセット指示用入力端
   子に与えるアンド回路と、このアンド回路からの出力信
   号の反転信号および前記試験用外部入力端子からの入力
   信号を受けてこれらの論理積信号を前記フリップフロッ
   プのリセット指示用入力端子に与えるアンド回路とを有
   することを特徴とするＬＳＩ試験用回路。