JPH04133387A - 混成集積回路およびその製造方法 - Google Patents
混成集積回路およびその製造方法Info
- Publication number
- JPH04133387A JPH04133387A JP25570890A JP25570890A JPH04133387A JP H04133387 A JPH04133387 A JP H04133387A JP 25570890 A JP25570890 A JP 25570890A JP 25570890 A JP25570890 A JP 25570890A JP H04133387 A JPH04133387 A JP H04133387A
- Authority
- JP
- Japan
- Prior art keywords
- foil
- integrated circuit
- conductive foil
- hybrid integrated
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は二枚の混成集積回路基板間を電気的に接続する
インナーリードを具備する混成集積回路およびその製造
方法に関する。
インナーリードを具備する混成集積回路およびその製造
方法に関する。
（ロ）従来の技術
混成集積回路では高密度実装を実現するために多層導電
路構造や複数基板構造が提案されている。第３図に示す
構造は複数基板構造ｒこ関するものである。 （１）（
２）は混成集積回路基板であり、所望の導電路上に回路
素子を付着して所望の回路を形成している。（３）は外
部リードであり、外付回路との電気的接続を行う、（４
）は混成集積回路基板（１）（２）間の内部接続を行う
インナーリードである。斯る複数基板構造では、インナ
ーリード（４）部分で矢印のように折り曲げることによ
り高密度実装を実現している。
路構造や複数基板構造が提案されている。第３図に示す
構造は複数基板構造ｒこ関するものである。 （１）（
２）は混成集積回路基板であり、所望の導電路上に回路
素子を付着して所望の回路を形成している。（３）は外
部リードであり、外付回路との電気的接続を行う、（４
）は混成集積回路基板（１）（２）間の内部接続を行う
インナーリードである。斯る複数基板構造では、インナ
ーリード（４）部分で矢印のように折り曲げることによ
り高密度実装を実現している。
従来のインナーリードを第４図および第５図を参照して
説明する。第４図に示すインナーリード（４）は、二枚
のフレキシブル絶縁フィルム（５）（６）間に１ｍｍ間
隔で４０本ぐらいの銅箔などの導電箔（７）を配列し、
絶縁フィルム（５）（６）は同形状に形成きれて絶縁フ
ィルム（５）（６）からは導電箔（７）が３ｍｍ幅で両
端に露出されている。
説明する。第４図に示すインナーリード（４）は、二枚
のフレキシブル絶縁フィルム（５）（６）間に１ｍｍ間
隔で４０本ぐらいの銅箔などの導電箔（７）を配列し、
絶縁フィルム（５）（６）は同形状に形成きれて絶縁フ
ィルム（５）（６）からは導電箔（７）が３ｍｍ幅で両
端に露出されている。
しかしながらこのインナーリード（４）では導電箔（７
）が１ｍｍ幅で３５μ厚で薄いため、極めて変形し易く
、変形を防止するための取り扱いが難しかった。
）が１ｍｍ幅で３５μ厚で薄いため、極めて変形し易く
、変形を防止するための取り扱いが難しかった。
そこで第５図に示すインナーリード（４）が考えられた
。ＰＣＢフレキシブル基板（８）上に導電箔（７）全部
を貼り付け、オーバーフィルム（９）でその先端を３ｍ
ｍ幅で露出されるインナーリード（４）である。このイ
ンナーリード（４）では導電箔（７）がすべてＰＣＢフ
レキシブル基板（８）で支持きれているので、変形のお
それは全くなくなる。
。ＰＣＢフレキシブル基板（８）上に導電箔（７）全部
を貼り付け、オーバーフィルム（９）でその先端を３ｍ
ｍ幅で露出されるインナーリード（４）である。このイ
ンナーリード（４）では導電箔（７）がすべてＰＣＢフ
レキシブル基板（８）で支持きれているので、変形のお
それは全くなくなる。
斯る第５図のインナーリード（４）を利用する場合の混
成集積回路の製造方法を第６図を参照して詳述する。二
枚の混成集積回路基板（１）（２）の対向する辺に設け
た導電路から延長された電極（１０）を形成する。イン
ナーリード（４〉のＰＣＢフレキシブル基板（８）を上
面にしてオーバーフィルム（９）より露出した導電箔（
７）を電極（ｌＯ）と当接して配置し、ＰＣＢフレキシ
ブル基板（８）上に半田ごて（１１）を圧着してインナ
ーリード（４）の導電箔（７）と電極（１０）とを半田
付けする。
成集積回路の製造方法を第６図を参照して詳述する。二
枚の混成集積回路基板（１）（２）の対向する辺に設け
た導電路から延長された電極（１０）を形成する。イン
ナーリード（４〉のＰＣＢフレキシブル基板（８）を上
面にしてオーバーフィルム（９）より露出した導電箔（
７）を電極（ｌＯ）と当接して配置し、ＰＣＢフレキシ
ブル基板（８）上に半田ごて（１１）を圧着してインナ
ーリード（４）の導電箔（７）と電極（１０）とを半田
付けする。
（ハ）発明が解決しようとする課題
しかしながら第５図に示すインナーリード（４）を有す
る混成集積回路では半田の加熱をＰＣＢフレキシブル基
板（８）を介して行っているので、第７図に示す如く半
田ごて（１１）は直ちに１８０°Ｃ以上に上昇するがＰ
ＣＢフレキシブル基板（８）上の導電箔（７）は約１分
間以上加熱をしないと１８０℃以上に上昇せず半田付け
を行うことができない問題点を有している。またこのた
めに混成集積回路の製造方法も極めて非効率なものとな
る問題点を有している。
る混成集積回路では半田の加熱をＰＣＢフレキシブル基
板（８）を介して行っているので、第７図に示す如く半
田ごて（１１）は直ちに１８０°Ｃ以上に上昇するがＰ
ＣＢフレキシブル基板（８）上の導電箔（７）は約１分
間以上加熱をしないと１８０℃以上に上昇せず半田付け
を行うことができない問題点を有している。またこのた
めに混成集積回路の製造方法も極めて非効率なものとな
る問題点を有している。
（ニ）課題を解決するための手段
本発明は斯る問題点に鑑みてなされ、二枚の絶縁フィル
ム間に離間して配列した導電箔の基板の１極に当接する
側の絶縁フィルムは電極に当接するだけ大きく露出し、
反対側の絶縁フィルムは導電箔の先端部分を一体化する
橋絡条体とその下に設けた切欠部より半田ごてが当接す
る部分だけ小さく露出したインナーリードを用いること
により、従来の問題点を解決した混成集積回路およびそ
の製造方法を提供するものである。
ム間に離間して配列した導電箔の基板の１極に当接する
側の絶縁フィルムは電極に当接するだけ大きく露出し、
反対側の絶縁フィルムは導電箔の先端部分を一体化する
橋絡条体とその下に設けた切欠部より半田ごてが当接す
る部分だけ小さく露出したインナーリードを用いること
により、従来の問題点を解決した混成集積回路およびそ
の製造方法を提供するものである。
（＊）作用
本発明に依れば、インナーリードの半田ごてに当接する
側の絶縁フィルムからの露出幅を最少限に小さくし、導
電箔先端を橋絡条体で一体化しているので変形を防止で
きる。また半田ごては直接導電箔に接触できるので、イ
ンナーリードの半田付けを極めて効率よく行える。
側の絶縁フィルムからの露出幅を最少限に小さくし、導
電箔先端を橋絡条体で一体化しているので変形を防止で
きる。また半田ごては直接導電箔に接触できるので、イ
ンナーリードの半田付けを極めて効率よく行える。
（へ）実施例
第１図Ａ、Ｂおよび第２図を参照して本発明の一実施例
を詳述する０本発明に用いるインナーノード（４）を第
１図Ａ、Ｂを参照して説明する。
を詳述する０本発明に用いるインナーノード（４）を第
１図Ａ、Ｂを参照して説明する。
このインナーリード（４）はポリイミド等の二枚のフレ
キシブル絶縁フィルム（２１）（２２）と、このフィル
ム間（２１）（２２）にはさまれて離間して配列した銅
箔などの導電箔（７）で構成されている。絶縁フィルム
（２１）（２２）は導電箔（７）を被覆する形状を異に
形成されている。第１図ＡおよびＢから明らかな様に、
上面の絶縁フィルム（２１）は導電箔（７）の先端部分
に一体化するための橋絡条体（２３）を設け、その下側
にはすぐに切欠部（２４）を設け、導電箔（７）の中間
部分を露出させている。下面の絶縁フィルム（２２）は
導電箔（７）が基板（１）（２）の電極（１０）に当接
する部分を露出させている。従って導電箔（７）の下面
は先端から３ｍｍまでの幅が露出され、導電箔（７）の
上面は先端から１〜３ｍｍまでの幅が露出されている。
キシブル絶縁フィルム（２１）（２２）と、このフィル
ム間（２１）（２２）にはさまれて離間して配列した銅
箔などの導電箔（７）で構成されている。絶縁フィルム
（２１）（２２）は導電箔（７）を被覆する形状を異に
形成されている。第１図ＡおよびＢから明らかな様に、
上面の絶縁フィルム（２１）は導電箔（７）の先端部分
に一体化するための橋絡条体（２３）を設け、その下側
にはすぐに切欠部（２４）を設け、導電箔（７）の中間
部分を露出させている。下面の絶縁フィルム（２２）は
導電箔（７）が基板（１）（２）の電極（１０）に当接
する部分を露出させている。従って導電箔（７）の下面
は先端から３ｍｍまでの幅が露出され、導電箔（７）の
上面は先端から１〜３ｍｍまでの幅が露出されている。
斯る構造に依れば、−インナーリード（４）の導電箔（
７）は絶縁フィルム（２１）（２２）の一方でその先端
部分を一体化されており、従来のものに比べて導電箔（
７）の変形を防止できる。
７）は絶縁フィルム（２１）（２２）の一方でその先端
部分を一体化されており、従来のものに比べて導電箔（
７）の変形を防止できる。
次にこのインナーリード（４）を用いた混成集積回路の
製造方法について説明する。
製造方法について説明する。
先ず第３図に示す如く、二枚の混成集積回路基板（１）
（２）を準備する。混成集積回路基板（１）（２）は同
一サイズで、セラミックスあるいはアルミニウム等の表
面を絶縁化した金属基板等を用い、その−面には銅ペー
ストのスクリーン印刷あるいは銅箔のエツチングにより
形成した導電路を形成する。二枚の基板（１）（２’）
の対向する辺には導電路の一部として複数の電極（１０
）を対応して形成されている。
（２）を準備する。混成集積回路基板（１）（２）は同
一サイズで、セラミックスあるいはアルミニウム等の表
面を絶縁化した金属基板等を用い、その−面には銅ペー
ストのスクリーン印刷あるいは銅箔のエツチングにより
形成した導電路を形成する。二枚の基板（１）（２’）
の対向する辺には導電路の一部として複数の電極（１０
）を対応して形成されている。
次に第１図および第２図に示す如く、前述したインナー
リード（４）を準備し、二枚の基板（１）（２）の電極
（１０）間の接続を行う。インナーリード（４）の絶縁
フィルム（２１）（２２）から露出された導電箔（７）
は予め半田メツキしておき、基板（１）（２）の電極（
１０）上にも半田デイツプをしておく。続いてインナー
リード（４）の下面の露出した導電箔（７）を電極（１
０）と当接きせ、上面の切欠部（２４）に露出した導電
箔（７）に半田ごて（１１）を当接きせて導電箔（７）
を押し下げて半田付けて行う。この結果、半田ごて（１
１）の熱は導電箔（７）を介して直ちに電極（１０）に
伝達され、すぐに半田を溶かすことができるので、極め
て効率良くインナーリード（４）で基板（１）（２）間
の電極（１０）の電気的接続を行える。
リード（４）を準備し、二枚の基板（１）（２）の電極
（１０）間の接続を行う。インナーリード（４）の絶縁
フィルム（２１）（２２）から露出された導電箔（７）
は予め半田メツキしておき、基板（１）（２）の電極（
１０）上にも半田デイツプをしておく。続いてインナー
リード（４）の下面の露出した導電箔（７）を電極（１
０）と当接きせ、上面の切欠部（２４）に露出した導電
箔（７）に半田ごて（１１）を当接きせて導電箔（７）
を押し下げて半田付けて行う。この結果、半田ごて（１
１）の熱は導電箔（７）を介して直ちに電極（１０）に
伝達され、すぐに半田を溶かすことができるので、極め
て効率良くインナーリード（４）で基板（１）（２）間
の電極（１０）の電気的接続を行える。
（ト）発明の効果
本発明に依れば、インナーリード（４）から突出する導
電箔（７）の先端部分を絶縁フィルム（２１）の一部の
橋絡条体（２３）で一体化しているので、その先端の変
形を確実に防止できる。従ってインナーノード（４）の
導電箔（７）の間隔を大幅に狭くでき、多数本の導電箔
（７）をインナーリード（４）に形成できる利点を有す
る。
電箔（７）の先端部分を絶縁フィルム（２１）の一部の
橋絡条体（２３）で一体化しているので、その先端の変
形を確実に防止できる。従ってインナーノード（４）の
導電箔（７）の間隔を大幅に狭くでき、多数本の導電箔
（７）をインナーリード（４）に形成できる利点を有す
る。
また本発明では、半田ごて（１１）を直接インナーノー
ド（４）の上面の切欠部（２４）から露出した導電箔（
７）に当接できるので、インナーリード（４）の電極（
１０）への半田付けも極めて効率良く行える利点を有す
る。
ド（４）の上面の切欠部（２４）から露出した導電箔（
７）に当接できるので、インナーリード（４）の電極（
１０）への半田付けも極めて効率良く行える利点を有す
る。
第１図ＡおよびＢは本発明に用いるインナーノードの上
面図および断面図、第２図は本発明の製造方法を説明す
る断面図、第３図は混成集積回路の複数基板構造を説明
する上面図、第４図Ａ。 Ｂおよび第５図Ａ、Ｂは従来のインナーリードの上面図
および断面図、第６図は従来の製造方法を説明する断面
図、第７図は従来の製造方法における半田ごて加熱温度
を説明する特性図である。 （１）（２）は混成集積回路基板、（４）はインナー」
−ド、（２１）（２２）は絶縁フィルム、（７）は導電
箔、（１０）は電極、（１１）は半田ごて、（２３）は
橋絡条体、（２４）は切欠部である。 第１図△
面図および断面図、第２図は本発明の製造方法を説明す
る断面図、第３図は混成集積回路の複数基板構造を説明
する上面図、第４図Ａ。 Ｂおよび第５図Ａ、Ｂは従来のインナーリードの上面図
および断面図、第６図は従来の製造方法を説明する断面
図、第７図は従来の製造方法における半田ごて加熱温度
を説明する特性図である。 （１）（２）は混成集積回路基板、（４）はインナー」
−ド、（２１）（２２）は絶縁フィルム、（７）は導電
箔、（１０）は電極、（１１）は半田ごて、（２３）は
橋絡条体、（２４）は切欠部である。 第１図△
Claims (2)
- （１）二枚の混成集積回路基板と、前記基板の導電路間
を接続するインナーリードとを備え、前記インナーリー
ドを二枚の絶縁フィルム間に離間して配列した導電箔で
形成し、前記基板上の電極に当接する側の絶縁フィルム
は電極に当接する部分の前記導電箔を露出し、反対側の
絶縁フィルムは前記導電箔の先端部分を一体化する橋絡
条体と前記電極上で半田ごてが当接する切欠部とを具備
することを特徴とする混成集積回路。 - （２）二枚の混成集積回路基板を準備する工程と、 二枚の絶縁フィルム間に離間して配列した導電箔で形成
されたインナーリードを準備し、前記絶縁フィルムより
前記電極に当接する部分を露出した導電箔を前記基板の
電極に当接させ、反対側の橋絡条体の下側の切欠部より
露出する導電箔に半田ごてを当接させて前記インナーリ
ードと前記基板の電極の接続を行う工程とを具備するこ
とを特徴とする混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25570890A JPH04133387A (ja) | 1990-09-25 | 1990-09-25 | 混成集積回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25570890A JPH04133387A (ja) | 1990-09-25 | 1990-09-25 | 混成集積回路およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04133387A true JPH04133387A (ja) | 1992-05-07 |
Family
ID=17282536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25570890A Pending JPH04133387A (ja) | 1990-09-25 | 1990-09-25 | 混成集積回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04133387A (ja) |
-
1990
- 1990-09-25 JP JP25570890A patent/JPH04133387A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4288840A (en) | Printed circuit board | |
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| JP2000165007A (ja) | プリント配線板、電子部品及び電子部品の実装方法 | |
| JPH03156905A (ja) | 積層形コンデンサを用いた電子部品 | |
| JP2570336B2 (ja) | ハイブリッド集積回路装置 | |
| JPH04133387A (ja) | 混成集積回路およびその製造方法 | |
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| JPH0661609A (ja) | 回路基板 | |
| JPH04186694A (ja) | 混成集積回路およびその製造方法 | |
| JPH04133388A (ja) | 混成集積回路およびその製造方法 | |
| JPS58159361A (ja) | 多層混成集積回路装置 | |
| JPS5884412A (ja) | 積層インダクタ | |
| JPH04133346A (ja) | 混成集積回路およびその製造方法 | |
| JP3523418B2 (ja) | 配線基板 | |
| JPH10233485A (ja) | 複合チップ部品 | |
| JP3022853B2 (ja) | 回路基板 | |
| JPH0347341Y2 (ja) | ||
| JPH0429590Y2 (ja) | ||
| JPH0138924Y2 (ja) | ||
| JP2023156805A (ja) | プリント回路板の製造方法、プリント回路板及びプリント回路板用構造体 | |
| JP3038144B2 (ja) | 回路基板 | |
| JPH02278786A (ja) | 回路基板 | |
| JPH11204313A (ja) | 電子部品とその製造方法 | |
| JP2001217279A (ja) | 高密度実装装置 | |
| JPS6028144Y2 (ja) | 混成集積回路 |