JPH04136769U - データキヤリア - Google Patents
データキヤリアInfo
- Publication number
- JPH04136769U JPH04136769U JP5158791U JP5158791U JPH04136769U JP H04136769 U JPH04136769 U JP H04136769U JP 5158791 U JP5158791 U JP 5158791U JP 5158791 U JP5158791 U JP 5158791U JP H04136769 U JPH04136769 U JP H04136769U
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- data carrier
- specifications
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Machine Tool Sensing Apparatuses (AREA)
Abstract
(57)【要約】
【目的】 データキャリアの製造後に任意の仕様を設定
できるようにする。 【構成】 データキャリア内に仕様設定データを保持す
るステータスレジスタ20を設け、データキャリアの製
造後にIDコントローラ,リードライトヘッドを介して
仕様設定コマンドとしてこのステータスレジスタ20に
所定の仕様を書込むことによって、その仕様に応じたデ
ータキャリアとなるように構成している。
できるようにする。 【構成】 データキャリア内に仕様設定データを保持す
るステータスレジスタ20を設け、データキャリアの製
造後にIDコントローラ,リードライトヘッドを介して
仕様設定コマンドとしてこのステータスレジスタ20に
所定の仕様を書込むことによって、その仕様に応じたデ
ータキャリアとなるように構成している。
Description
【0001】
本考案は工作機の工具や工場における部品,製品の管理又は物流システムの物
品識別システムに用いられるデータキャリアに関するものである。
【0002】
従来工作機の工具の管理や工場における組立搬送ラインでの部品,製品の識別
等を機械化するためには、工具,部品,製品等の種々の物品を識別して管理する
システムが必要となる。そこで特開昭63−221951号や特開平1−163991号のよう
に識別対象物にメモリを有するデータキャリア(IDユニット)を設け、外部か
らデータ伝送によってデータキャリアに必要な情報を書込んでおき、必要に応じ
てその情報を読出すようにした識別システムが提案されている。このような識別
システムに用いられるデータキャリアはパレット等に取付けられ、パレットの搬
送経路の側方に配置された書込/読出制御ユニットからデータキャリアに必要な
データを書込み又は読出すように構成される。図5は従来のデータキャリアの一
例を示すブロック図であり、コイルL,コンデンサCから成る共振回路にデータ
復調手段2,データ復調手段3が接続され、更にメモリ制御部4を介してメモリ
5が接続されている。
【0003】
しかしながらこのような従来のデータキャリアでは、データを保持するメモリ
の容量やメモリの使用状態等の異なった仕様の製品が使われる。このような種々
の仕様の製品を実現するために、従来のデータキャリアではメモリ制御部4に複
数の端子を設け、ジャンパー線やプリント基板のパターン等を接続し、その端子
の製造時にその端子の論理レベルを確定させて仕様を設定していた。そのため製
造工程が複雑になるだけでなく、仕様が定まるまでは完成させることができず、
製品を出荷するまでに時間を要するという欠点があった。
【0004】
本考案はこのような従来のデータキャリアの問題点に鑑みてなされたものであ
って、データキャリアの組立後にその仕様を設定できるようにすることを技術的
課題とする。
【0005】
本考案はデータを保持するメモリ、外部から与えられるコマンドとデータを復
調し、メモリより読出されたデータを伝送するデータ伝送手段を有し、識別対象
物に取付けられるデータキャリアであって、設定される仕様データを保持する仕
様設定領域を有する不揮発性のメモリと、仕様設定コマンドが与えられたときに
不揮発性メモリの仕様設定領域を変更する仕様変更手段と、を具備することを特
徴とするものである。
【0006】
このような特徴を有する本考案によれば、データを保持するデータキャリア内
にそのデータキャリアの仕様を設定する仕様設定領域を設けておき、データキャ
リアの製造後に外部からコマンドとしてその仕様を定める設定データをメモリの
仕様設定領域に書込むようにしている。そして実際の動作時にはその仕様に基づ
いた動作を行うように構成している。こうすればメモリ制御部にプリント基板の
パターン等の物理的なスイッチによって仕様を設定する必要はなく、事後的に仕
様を設定することができる。
【0007】
図1は本考案の一実施例によるデータキャリアの全体構成を示すブロック図、
図2はそのメモリ制御部の詳細な構成を示すブロック図である。これらの図に示
すようにデータキャリアはコイルL1,コンデンサCから成る共振回路1にデー
タ復調手段2及びデータ変調手段3から成るアナログ回路が接続される。データ
復調手段3は例えばASK又はFSK変調によって伝えられた信号を復調してメ
モリ制御部4に与えるものである。メモリ制御部4では後述するように仕様設定
コマンドに応じて内部のレジスタの仕様データを変更すると共に、リードコマン
ドやライトコマンドに基づいてメモリ5にデータを書込み又はデータを読出すも
のである。そしてメモリ5より読出されたデータやレスポンスはデータ変調手段
3に与えられる。データ変調手段3はASK信号や残響を制御することによって
共振回路1を介してリードライトヘッド側に信号を伝送するものである。このデ
ータキャリアに対向してデータを書込み又は読出すためのリードライトヘッド6
が設けられ、リードライトヘッド6はIDコントローラ7によって制御されてい
る。
【0008】
次にメモリ制御部4の詳細な構成について図2のブロック図を参照しつつ説明
する。本図においてメモリ制御部4はデータ復調手段2より得られる直列デジタ
ル信号を並列信号に変換するS/P変換器11と、その出力である並列信号のコ
マンドをデコードするコマンドデコーダ12を有している。S/P変換器11に
はシリアル入力制御部13が接続される。シリアル入力制御部13は所定のタイ
ミングでクロック信号をS/P変換器11に与えることによって必要な時点で与
えられた直列信号をパラレルデータに変換させるものである。コマンドデコーダ
12内にはリードライトヘッド6から与えられるコマンドを一時保持するコマン
ドレジスタ12a,アドレスを一時保持するアドレスレジスタ12b,データを
一時保持するデータレジスタ12c及び読出データのバイト数を保持するバイト
数カウンタ12dが設けられている。コマンドデコーダ12にはコマンドの実行
を制御するステータス制御部14,メモリ制御回路15が接続され、更にアドレ
スバス16を介してアドレス発生回路17が接続されている。ステータス制御部
14はデータ復調手段2から与えられるクロック信号に基づいて与えられたコマ
ンドデータの内容を実行すべく各ブロックを制御するものである。
【0009】
メモリ制御回路15はステータス制御部14の書込み及び読出し信号に基づい
てメモリ5のデータの書込/読出の制御を行うものである。又コマンドデコーダ
12のデータレジスタ12cの出力はデータバス18を介してメモリ5に与えら
れている。データバス18にはメモリ5から読出されたデータを一時保持するデ
ータバッファ19が接続されている。アドレス発生回路17はコマンドデコーダ
12のアドレスレジスタ12bからのアドレス値に基づいてステータス制御部1
4より与えられる歩進信号に基づいて順次アドレスを発生するものであって、ア
ドレス信号はメモリ5とステータスレジスタ20に与えられる。ステータスレジ
スタ20は図3に示すように送受信のコマンドや実行完了時のエコーバック及び
エラーコードに加えて、仕様設定データを保持する仕様設定レジスタ領域が設け
られる。このレジスタはメモリ5と同一アドレス空間に配置してもよく、又不揮
発性の固有のメモリを用いて構成してもよい。又データバッファ19のパラレル
出力はP/S変換器21に接続されている。又ステータス制御部14は所定の条
件が成立したときに各部の制御を歩進する順序回路であって、データの出力時に
はシリアル出力制御部22に出力の開始信号を与える。シリアル出力制御部22
はP/S変換器21に送出のタイミングに対応したクロック信号を与えると共に
、スタート,ストップビットを付加するものである。P/S変換器21はデータ
の読出し時にデータバッファに保持されるデータを直列信号に変換してパリティ
ビット及びスタート,ストップビットを付加して前述したデータ復調手段3に与
えるものである。
【0010】
次に本実施例の動作について説明する。まずデータキャリアに固有の仕様を設
定する場合には、上位コンピュータ8よりIDコントローラ7及びリードライト
ヘッド6を介してデータキャリアに仕様設定コマンドを送出する。仕様設定時に
は図4に示すように動作を開始すると、データキャリアのコマンドデコーダ12
において仕様設定コマンドかどうかを判別し、仕様設定コマンドの場合には仕様
設定用のレジスタの内容を変更する(ステップ31, 32)。これは例えば図3に示
すステータスレジスタ20の仕様設定レジスタ領域を変更することによって行う
。そしてステップ33において設定完了のレスポンスをデータキャリアからリード
ライトヘッド側に伝送して処理を終了する。ここでコマンドデコーダ12はステ
ップ31〜33において、仕様設定コマンドに基づいてメモリの仕様設定データ領域
を変更する仕様変更手段を構成している。
【0011】
こうすれば以後はデータキャリアとリードライトヘッドとのデータ伝送の際に
常にステータスレジスタ20の内容が読出され、データキャリアの仕様が上位コ
ンピュータ側に認識される。例えばメモリ5として8Kバイトが実装されていて
も同一のデータを複数の領域に書込み、読出し時にはその一致を判別することに
よってデータの信頼性を向上させた2Kバイト仕様として出荷する場合には、仕
様設定コマンドに2Kバイト仕様と書込んでおく。こうすれば以後は上位コンピ
ュータ8によってメモリ5の2Kバイトのみをアクセス可能とする。
【0012】
以上詳細に説明したように本考案では、データキャリアのハードウェアの製造
を完了した後にそのメモリにデータキャリアの仕様に対応した仕様設定情報を書
込んでいる。従って製造後にこの仕様設定情報の書込みによって任意の仕様を設
定することができるという効果が得られる。
【図1】本考案の一実施例によるデータキャリアの全体
構成を示すブロック図である。
構成を示すブロック図である。
【図2】本考案の一実施例によるデータキャリアのメモ
リ制御部の構成を示すブロック図である。
リ制御部の構成を示すブロック図である。
【図3】本実施例のデータキャリアのステータスレジス
タの内容を示す図である。
タの内容を示す図である。
【図4】本実施例のデータキャリアに仕様設定する場合
の動作を示すフローチャートである。
の動作を示すフローチャートである。
【図5】従来のデータキャリアの一例を示すブロック図
である。
である。
1 共振回路
2 データ復調手段
3 データ変調手段
4 メモリ制御部
5 メモリ
12 コマンドデコーダ
20 ステータスレジスタ
Claims (1)
- 【請求項1】 データを保持するメモリ、外部から与え
られるコマンドとデータを復調し、前記メモリより読出
されたデータを伝送するデータ伝送手段を有し、識別対
象物に取付けられるデータキャリアであって、設定され
る仕様データを保持する仕様設定領域を有する不揮発性
のメモリと、仕様設定コマンドが与えられたときに前記
不揮発性メモリの仕様設定領域を変更する仕様変更手段
と、を具備することを特徴とするデータキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5158791U JPH04136769U (ja) | 1991-06-06 | 1991-06-06 | データキヤリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5158791U JPH04136769U (ja) | 1991-06-06 | 1991-06-06 | データキヤリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04136769U true JPH04136769U (ja) | 1992-12-18 |
Family
ID=31928455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5158791U Pending JPH04136769U (ja) | 1991-06-06 | 1991-06-06 | データキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04136769U (ja) |
-
1991
- 1991-06-06 JP JP5158791U patent/JPH04136769U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6216191B1 (en) | Field programmable gate array having a dedicated processor interface | |
| KR970071302A (ko) | 프로세서로부터의 프로그램가능한 판독/기록 억세스 신호 및 이 신호의 형성 방법 | |
| JP3673015B2 (ja) | 半導体装置における周辺デバイス識別方法 | |
| JP2001127827A (ja) | データ転送方式 | |
| US5247640A (en) | Dual access control system including plural magnetic disk control units and contention control circuitry | |
| JPH04136769U (ja) | データキヤリア | |
| JPH06103225A (ja) | チェーン式dma方式及びそのためのdmaコントローラ | |
| JP2945193B2 (ja) | Icカードのテスト方法ならびにこの方法の実施に適したicカードおよびテスト装置 | |
| JP2755242B2 (ja) | エラー通知方式 | |
| JPS6367702B2 (ja) | ||
| JPH05282244A (ja) | 情報処理装置 | |
| JP2849804B2 (ja) | メモリーアクセスのインターフェイス回路及びメモリーアクセスの方法 | |
| JP2508982B2 (ja) | 装置内制御方式 | |
| JPH02135560A (ja) | アドレスの割付方法 | |
| JP2854301B2 (ja) | メモリアクセス回路 | |
| JPH01158545A (ja) | 記憶装置の制御方式 | |
| JPH01169691A (ja) | Icカード | |
| JP3087329B2 (ja) | 物品識別装置 | |
| JPH01236389A (ja) | メモリーカード | |
| JPH0713922A (ja) | データ伝送システム | |
| JPS63182764A (ja) | 記憶装置制御方式 | |
| JPH0365744A (ja) | 記憶回路制御方式 | |
| JPH0521400U (ja) | データキヤリア | |
| JPH04241296A (ja) | メモリ初期化方式 | |
| JPH04152489A (ja) | Icカード |