JPH04137619U - ２重積分型ａ／ｄ変換装置 - Google Patents

Abstract

(57)【要約】 【目的】 全体のＡ／Ｄ変換時間が入力雑音の除去に寄
与する２重積分型Ａ／Ｄ変換装置を提供することにあ
る。 【構成】 積分器１と、該積分器１に選択的にプラスの
基準電圧を入力する第１のスイッチ５と、前記積分器１
に選択的にマイナスの基準電圧を入力する第２のスイッ
チ７と、前記積分器１に選択的に未知電圧を入力する第
３のスイッチ９と、前記積分器１の出力信号とアース電
圧を比較するコンパレータ１０と、前記積分器１の積分
時間及び逆積分時間をカウントするカウンタ１１とで構
成され、Ａ／Ｄ変換動作の全時間に渡って前記第３のス
イッチ９はオンに保たれ、前記第１のスイッチ５と第２
のスイッチ７は前記コンパレータ１０の出力信号に従っ
て相補的にオン，オフ駆動されるように構成する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は２重積分型Ａ／Ｄ変換装置に関し、更に詳しくは、入力雑音除去特性 の改善に関する。

【０００２】

【従来の技術】

図３は従来の２重積分型Ａ／Ｄ変換装置の一例の要部ブロック図である。図に おいて、１は積分器であり、演算増幅器２とスイッチ３とコンデンサ４とで構成 されている。演算増幅器２の非反転入力端子はアースに接続され、反転入力端子 と出力端子の間にはスイッチ３とコンデンサ４が並列に接続されている。該積分 器１の入力端子には直列接続されたスイッチ５と抵抗６を介してプラスの基準電 圧Ｖ_ｒｅｆ が入力されるとともに直列接続されたスイッチ７と抵抗８を介して マイナスの基準電圧−Ｖ_ｒｅｆ が入力され、更に、直列接続されたスイッチ９ と抵抗８を介して未知電圧Ｖ_ｘが入力されている。１０は演算増幅器で構成され たコンパレータであり、非反転入力端子はアースに接続され、反転入力端子は積 分器１の出力端子に接続され、出力端子はカウンタ１１に接続されている。

【０００３】 図４は図３の動作説明図である。スイッチ３は初期状態ではオンで、Ａ／Ｄ変 換動作が始まるとオフになる。そして、Ａ／Ｄ変換動作において、スイッチ５は スイッチ７，９と連動して相補的にオン，オフ駆動される。すなわち、Ａ／Ｄ変 換動作は、スイッチ５をオフにしてスイッチ７，９をオンにしマイナスの基準電 圧−Ｖ_ｒｅｆ と未知電圧Ｖ_ｘの和を積分する時間ｔ_１と、スイッチ５をオンに してスイッチ７，９をオフにしプラスの基準電圧Ｖ_ｒｅｆ で逆積分する時間ｔ _２ とに分けられる。時間ｔ_２をカウンタ１１で測定することにより、アナログ未 知電圧Ｖ_ｘをディジタルデータに変換できる。

【０００４】

【考案が解決しようとする課題】

ところで、このような従来の構成では、全体の変換時間はｔ_１＋ｔ_２になり、 未知電圧Ｖ_ｘの積分時間はｔ_１になる。従って、未知電圧Ｖ_ｘに周期的な雑音が 含まれている場合、積分時間ｔ_１を長くとることにより雑音を除去できるが、逆 積分時間ｔ_２は雑音除去の観点からは全く寄与しない無駄時間になっている。

【０００５】 本考案は、このような問題点に鑑みてなされたものであり、その目的は、全体 のＡ／Ｄ変換時間が入力雑音の除去に寄与する２重積分型Ａ／Ｄ変換装置を提供 することにある。

【０００６】

【課題を解決するための手段】

本考案に係る２重積分型Ａ／Ｄ変換装置は、 積分器と、 該積分器に選択的にプラスの基準電圧を入力する第１のスイッチと、 前記積分器に選択的にマイナスの基準電圧を入力する第２のスイッチと、 前記積分器に選択的に未知電圧を入力する第３のスイッチと、 前記積分器の出力信号とアース電圧を比較するコンパレータと、 前記積分器の積分時間及び逆積分時間をカウントするカウンタとで構成され、 Ａ／Ｄ変換動作の全時間に渡って前記第３のスイッチはオンに保たれ、前記第 １のスイッチと第２のスイッチは前記コンパレータの出力信号に従って相補的に オン，オフ駆動されることを特徴とする。

【０００７】

【作用】

積分器はＡ／Ｄ変換動作の全時間に渡って未知電圧を積分または逆積分する。

【０００８】 従って、Ａ／Ｄ変換動作の全時間が入力雑音の除去に寄与することになる。

【０００９】

【実施例】

以下、図面を参照して、本考案の実施例を詳細に説明する。

【００１０】 図１は本考案の一実施例の要部のブロック図であり、図３と共通する部分には 同じ符号を付けている。図において、積分器１の入力端子には共通の抵抗１２の 一端が接続され、該抵抗１２の他端にはプラスの基準電圧Ｖ_ｒｅｆ を入力する スイッチ５，マイナスの基準電圧−Ｖ_ｒｅｆ を入力するスイッチ７及び未知電 圧Ｖ_ｘを入力するスイッチ９が接続されている。

【００１１】 図２はこのような回路の動作説明図であり、４クロックで変換を行った場合を 示している。なお、以下の説明では、スイッチ５をＳＷ１、スイッチ７をＳＷ２ 、スイッチ９をＳＷ３、スイッチ３をＳＷ４とし、これら各スイッチＳＷ１〜Ｓ Ｗ４のオン，オフを“１”，“０”で表すものとする。

【００１２】 初期状態では、ＳＷ１〜ＳＷ３は“０”、ＳＷ４は“１”になっている。

【００１３】 Ａ／Ｄ変換動作が始まると、ＳＷ１，ＳＷ３が“１”になってＳＷ４は“０” になり、積分器１にはＶ_ｘ＋Ｖ_ｒｅｆ が入力される。Ａ／Ｄ変換動作期間中、 ＳＷ３の“１”とＳＷ４の“０”の状態は保持され、ＳＷ１とＳＷ２はクロック に同期して変化するコンパレータ１１の出力に従って相補的に反転する。積分器 １の出力信号が時間ｔで０より大きければｔからｔ＋１の期間はＳＷ１が“０” でＳＷ２が“１”になり、積分器１にはＶ_ｘ−Ｖ_ｒｅｆ が入力される。０より 小さければｔからｔ＋１の期間はＳＷ１が“１”でＳＷ２が“０”になり、積分 器１には再びＶ_ｘ＋Ｖ_ｒｅｆ が入力される。カウンタ１１はＳＷ１が“１”の ときは「１」の減算を行い、ＳＷ２が“１”のときは「１」の加算を行う。この カウント値がＡ／Ｄ変換結果になる。ここで、クロック数をｎとすると、変換結 果は−ｎからｎ−１の値になり、 （Ｖ_ｘ／Ｖ_ｒｅｆ ）／ｎ で表される。ただし、−ｎ，ｎ−１はオーバーフローである。

【００１４】

【考案の効果】

以上詳細に説明した本考案によれば、以下のような効果が得られる。

【００１５】 すなわち、従来の２重積分型Ａ／Ｄ変換装置とほぼ同様な回路構成で、Ａ／Ｄ 変換動作の全時間に渡って未知入力の積分を行うことからＡ／Ｄ変換動作の全時 間が入力雑音の除去に寄与することになる。

【００１６】 これにより、Ａ／Ｄ変換動作の全時間が等しい場合には従来よりも入力雑音除 去特性が優れた２重積分型Ａ／Ｄ変換装置を実現できる。

【図面の簡単な説明】

【図１】本考案の一実施例の要部のブロック図である。

【図２】図１の動作説明図である。

【図３】従来の２重積分型Ａ／Ｄ変換装置の一例の要部
のブロック図である。

【図４】図３の動作説明図である。

【符号の説明】

１ 積分器 ２ 演算増幅器 ３，５，７，９ スイッチ ４ コンデンサ １０ コンパレータ １１ カウンタ １２ 抵抗

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 積分器と、該積分器に選択的にプラスの
   基準電圧を入力する第１のスイッチと、前記積分器に選
   択的にマイナスの基準電圧を入力する第２のスイッチ
   と、前記積分器に選択的に未知電圧を入力する第３のス
   イッチと、前記積分器の出力信号とアース電圧を比較す
   るコンパレータと、前記積分器の積分時間及び逆積分時
   間をカウントするカウンタとで構成され、Ａ／Ｄ変換動
   作の全時間に渡って第３のスイッチはオンに保たれ、前
   記第１のスイッチと第２のスイッチは前記コンパレータ
   の出力信号に従って相補的にオン，オフ駆動されること
   を特徴とする２重積分型Ａ／Ｄ変換装置。