JPH04137839A - Nrz信号クロック再生回路 - Google Patents
Nrz信号クロック再生回路Info
- Publication number
- JPH04137839A JPH04137839A JP2259115A JP25911590A JPH04137839A JP H04137839 A JPH04137839 A JP H04137839A JP 2259115 A JP2259115 A JP 2259115A JP 25911590 A JP25911590 A JP 25911590A JP H04137839 A JPH04137839 A JP H04137839A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- nrz
- circuit
- frequency
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 18
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 230000008929 regeneration Effects 0.000 claims description 12
- 238000011069 regeneration method Methods 0.000 claims description 12
- 238000001514 detection method Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000011084 recovery Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は入力したNRZ信号からこのNRZ信号を識別
するためのクロック信号を再生するNRZ信号クロック
再生回路に関する。
するためのクロック信号を再生するNRZ信号クロック
再生回路に関する。
[従来の技術]
通常のデジタルデータをPCM変調して送信する場合に
用いるN RZ (Non−Return−to−Ze
ro)信号においては、周知のように、データの[1コ
のビットに対して極性または信号レベルを反転させるの
で、最高反転頻度をデータのビット密度と等しくでき、
一定の伝送帯域幅の中で最大のデータ量を送信すること
が可能である。しかし、[0〕のビットが継続すると読
出信号のないところが続くために、別途同期信号を作成
しないと受信装置側でビット同期ができない。
用いるN RZ (Non−Return−to−Ze
ro)信号においては、周知のように、データの[1コ
のビットに対して極性または信号レベルを反転させるの
で、最高反転頻度をデータのビット密度と等しくでき、
一定の伝送帯域幅の中で最大のデータ量を送信すること
が可能である。しかし、[0〕のビットが継続すると読
出信号のないところが続くために、別途同期信号を作成
しないと受信装置側でビット同期ができない。
したがって、第9図に示すように、受信側装置にNRZ
信号からクロック信号を再生するクロック再生回路が組
込まれている。すなわち、送信側装置1a内で送信すべ
き第10図に示すデジタルデータ信号aを信号変換器を
用いてNRZ信号すに変換する。そして、変換されたN
RZ信号すを送信クロック信号Cに同期して、受信側装
置1bへ送信する。
信号からクロック信号を再生するクロック再生回路が組
込まれている。すなわち、送信側装置1a内で送信すべ
き第10図に示すデジタルデータ信号aを信号変換器を
用いてNRZ信号すに変換する。そして、変換されたN
RZ信号すを送信クロック信号Cに同期して、受信側装
置1bへ送信する。
受信側装置lb内にはクロック再生回路2とビットデー
タ識別回路3が収納されている。そして受信したNRZ
変換された受信信号dはクロ・ツク再生回路2内の微分
回路4へ入力される。微分回路4は受信信号dを微分し
て第10図に示す波形を有する微分信号eを出力する。
タ識別回路3が収納されている。そして受信したNRZ
変換された受信信号dはクロ・ツク再生回路2内の微分
回路4へ入力される。微分回路4は受信信号dを微分し
て第10図に示す波形を有する微分信号eを出力する。
微分信号eは受信信号dの極大点および極小点て極性が
反転するので、この微分信号eを次の全波整流回路5で
全波整流すると、送信クロック信号Cの周期に対応する
周期を有する全波整流信号fが得られる。そして、この
全波整流信号fが位相検波器6.ローパスフィルタ7お
よび電圧制御発振器(V CO)8からなるPLL (
位相同期ループ)回路9に入力される。周知のように、
PLL回路9は、入力された信号の周波数と位相とを一
定に制御するので、全波整流信号fにおける点線で示す
波形を補うように作用して、電圧制御発信器(VCO)
8から送信クロック信号Cに同期する再生クロ・ツク信
号gを出力する。
反転するので、この微分信号eを次の全波整流回路5で
全波整流すると、送信クロック信号Cの周期に対応する
周期を有する全波整流信号fが得られる。そして、この
全波整流信号fが位相検波器6.ローパスフィルタ7お
よび電圧制御発振器(V CO)8からなるPLL (
位相同期ループ)回路9に入力される。周知のように、
PLL回路9は、入力された信号の周波数と位相とを一
定に制御するので、全波整流信号fにおける点線で示す
波形を補うように作用して、電圧制御発信器(VCO)
8から送信クロック信号Cに同期する再生クロ・ツク信
号gを出力する。
このように、微分回路4.全波整流回路5およびPLL
回路9を用いることによって、NRZ信号すのクロック
信号を再生できる。再生された再生クロック信号gはビ
ットデータ識別回路3に印加される。よって、ビットデ
ータ識別回路3は再生クロック信号gを用いて受信信号
dの各ビ・ノドデータを識別していく。
回路9を用いることによって、NRZ信号すのクロック
信号を再生できる。再生された再生クロック信号gはビ
ットデータ識別回路3に印加される。よって、ビットデ
ータ識別回路3は再生クロック信号gを用いて受信信号
dの各ビ・ノドデータを識別していく。
[発明が解決しようとする課題]
しかしながら、第9図に示すクロック再生回路において
もまた解消すべき次のような問題があった。
もまた解消すべき次のような問題があった。
すなわち、近年、光ファイバを用いた光通信においても
、デジタルデータをPCM変調して送信する場合にNR
Z信号を用いる。送信するデジタルデータ信号のビット
レートは2〜5 G b/sと非常に高い。
、デジタルデータをPCM変調して送信する場合にNR
Z信号を用いる。送信するデジタルデータ信号のビット
レートは2〜5 G b/sと非常に高い。
したがって、このような高周波に属する非常に高い周波
数を有したNRZ信号からPLL回路9のみを用いて直
接元のクロ・ツク信号を再生すると、再生された再生ク
ロック信号gのS/Nが非常に悪くなる。すなわち、P
LL回路9に入力される全波整流信号fに点線て示す波
形部分を補うので、点線で示す波形の割合が大きいと、
再生クロ・ツク信号gに広範囲のジッタが発生する。よ
って、このような再生クロック信号gを用いて受信信号
dのビットデータを識別すると識別エラーが多発する懸
念がある。
数を有したNRZ信号からPLL回路9のみを用いて直
接元のクロ・ツク信号を再生すると、再生された再生ク
ロック信号gのS/Nが非常に悪くなる。すなわち、P
LL回路9に入力される全波整流信号fに点線て示す波
形部分を補うので、点線で示す波形の割合が大きいと、
再生クロ・ツク信号gに広範囲のジッタが発生する。よ
って、このような再生クロック信号gを用いて受信信号
dのビットデータを識別すると識別エラーが多発する懸
念がある。
本発明はこのような事情に鑑みてなされたもので、PL
L回路の前段にタロツク信号のタイミングを検出するタ
イミング検出部を設けることにより、たとえ人力される
NRZ信号が高い周波数を有していたとしても、ジッタ
の少ないS/Nの高い再生クロック信号を得ることがで
き、NRZ信号の識別時における誤り発生率を大幅に低
減できるNRZ信号クロック再生回路を提供することを
目的とする。
L回路の前段にタロツク信号のタイミングを検出するタ
イミング検出部を設けることにより、たとえ人力される
NRZ信号が高い周波数を有していたとしても、ジッタ
の少ないS/Nの高い再生クロック信号を得ることがで
き、NRZ信号の識別時における誤り発生率を大幅に低
減できるNRZ信号クロック再生回路を提供することを
目的とする。
[課題を解決するための手段]
上記課題を解消するために本発明のNRZ信号クロック
再生回路においては、入力したNRZ信号をRZ倍信号
変換するNRZ/RZ変換回路と、このNRZ/RZ変
換回路にて変換されたRZ倍信号入力され、このRZ倍
信号おける送信クロ・ツク信号の周波数に一致する周波
数成分のみを通過させるバントパスフィルタと、このバ
ンドパスフィルタの出力信号を飽和領域まで増幅するリ
ミッタ増幅器と、このリミッタ増幅器の出力信号の周波
数および位相を一定値に制御して再生クロック信号とし
て出力するPLL回路とを備えている。
再生回路においては、入力したNRZ信号をRZ倍信号
変換するNRZ/RZ変換回路と、このNRZ/RZ変
換回路にて変換されたRZ倍信号入力され、このRZ倍
信号おける送信クロ・ツク信号の周波数に一致する周波
数成分のみを通過させるバントパスフィルタと、このバ
ンドパスフィルタの出力信号を飽和領域まで増幅するリ
ミッタ増幅器と、このリミッタ増幅器の出力信号の周波
数および位相を一定値に制御して再生クロック信号とし
て出力するPLL回路とを備えている。
[作用]
このように構成されたNRZ信号クロック再生回路であ
れば、入力したNRZ信号はNRZ/RZ変換回路によ
ってRZ (Returen to Zero)信号に
変換される。周知のように、このRZ倍信号NRZ信号
の各信号波形の信号変化時刻からごく短い所定幅のパル
ス波形の列で形成される。すなわち、NRZ信号の各信
号波形の立上がり又は立下がりタイミングは送信クロッ
クの発生タイミングに一致しているので、RZ倍信号送
信クロック信号の中からランダムにクロックを取出した
波形となる。したがって、このRZ倍信号は送信クロッ
クに同期する周波数成分が最も多く含まれる。
れば、入力したNRZ信号はNRZ/RZ変換回路によ
ってRZ (Returen to Zero)信号に
変換される。周知のように、このRZ倍信号NRZ信号
の各信号波形の信号変化時刻からごく短い所定幅のパル
ス波形の列で形成される。すなわち、NRZ信号の各信
号波形の立上がり又は立下がりタイミングは送信クロッ
クの発生タイミングに一致しているので、RZ倍信号送
信クロック信号の中からランダムにクロックを取出した
波形となる。したがって、このRZ倍信号は送信クロッ
クに同期する周波数成分が最も多く含まれる。
一方、バンドパスフィルタは送信クロック信号の周波数
成分のみを通過させるので、このバンドパスフィルタに
て前記ランダムなタイミング成分のみを有するRZ倍信
号、前記送信クロック信号に同期する連続したタイミン
グ成分を含むアナログの連続信号に変化する。このまま
では、バンドパスフィルタの出力信号のうちのRZ倍信
号パルス波形が存在しない位置に対応する位置の振幅は
存在する位置に比較して小さいので、リミッタ増幅器で
飽和領域まで増幅して、振幅レベルをほぼ一定に制御す
る。
成分のみを通過させるので、このバンドパスフィルタに
て前記ランダムなタイミング成分のみを有するRZ倍信
号、前記送信クロック信号に同期する連続したタイミン
グ成分を含むアナログの連続信号に変化する。このまま
では、バンドパスフィルタの出力信号のうちのRZ倍信
号パルス波形が存在しない位置に対応する位置の振幅は
存在する位置に比較して小さいので、リミッタ増幅器で
飽和領域まで増幅して、振幅レベルをほぼ一定に制御す
る。
その結果、PLL回路へ入力されるリミッタ増幅器の出
力信号は基本的に送信クロック信号の各クロックに同期
したタイミング成分を有する連続信号となるので、PL
L回路によって、その周波数および位相が送信クロック
信号に一致するように制御される。よって、正確な再生
クロック信号が得られる。
力信号は基本的に送信クロック信号の各クロックに同期
したタイミング成分を有する連続信号となるので、PL
L回路によって、その周波数および位相が送信クロック
信号に一致するように制御される。よって、正確な再生
クロック信号が得られる。
[実施例]
以下本発明の一実施例を図面を用いて説明する。
第1図は実施例のNRZ信号クロック再生回路の概略構
成を示すブロック図である。この実施例のクロック再生
回路は大きく別けてタイミング検出部10とPLL回路
11とで構成されている。
成を示すブロック図である。この実施例のクロック再生
回路は大きく別けてタイミング検出部10とPLL回路
11とで構成されている。
さらに、タイミング検出部10はNRZ/RZ変換回路
12とバンドパスフィルタ13とリミッタ増幅器14と
で構成されている。
12とバンドパスフィルタ13とリミッタ増幅器14と
で構成されている。
また、PLL回路11は、分周器159位相検波器16
.ローパスフィルタ(LPF)17.電圧制御発振器(
VCO)18.分周器19.リミッタ増幅器20で構成
されている。さらに、入力端子21から入力されたNR
Z信号(NRZ。
.ローパスフィルタ(LPF)17.電圧制御発振器(
VCO)18.分周器19.リミッタ増幅器20で構成
されている。さらに、入力端子21から入力されたNR
Z信号(NRZ。
PH10−1)はタイミング検出部10へ入力されると
共にとットデータ識別回路22のデータ端子りへ入力さ
れる。このとットデータ識別回路22のクロック端子C
KにはPLL回路11から出力された再生クロック信号
qが入力される。
共にとットデータ識別回路22のデータ端子りへ入力さ
れる。このとットデータ識別回路22のクロック端子C
KにはPLL回路11から出力された再生クロック信号
qが入力される。
第2図はNRZ/RZ変換回路12の概略構成を示すブ
ロック図である。
ロック図である。
すなわち、入力された第3図に示すNRZ信号lは信号
分岐回路12aへ入力される。信号分岐回路1.2 a
は出力端子QからNRZ信号lの信号レベルに等しい信
号」を出力し、出力端子QからN R,Z信号1の信号
レベルを反転した信号kを出力する。信号分岐回路12
aから出力された各信号j、には位相遅延回路12cお
よびNOR回路12bの一方の入力端子へそれぞれ入力
される。
分岐回路12aへ入力される。信号分岐回路1.2 a
は出力端子QからNRZ信号lの信号レベルに等しい信
号」を出力し、出力端子QからN R,Z信号1の信号
レベルを反転した信号kを出力する。信号分岐回路12
aから出力された各信号j、には位相遅延回路12cお
よびNOR回路12bの一方の入力端子へそれぞれ入力
される。
位相遅延回路12cは例えば同軸ケーブルからなるデイ
レイラインで構成されており、そのデイレイラインの長
さを調整することによって、遅延時間を調整する回路で
ある。そして、入力した信号jの位相を例えば0.5ビ
ット分だけ遅らせる。
レイラインで構成されており、そのデイレイラインの長
さを調整することによって、遅延時間を調整する回路で
ある。そして、入力した信号jの位相を例えば0.5ビ
ット分だけ遅らせる。
例えばNRZ信号iのビットレートが2.40)Izの
場合は、遅れ時間は208 p s (ピコセカンド
)となる。位相遅延回路12cの出力信号g前記NOR
回路12bの他方の入力端子へ入力される。
場合は、遅れ時間は208 p s (ピコセカンド
)となる。位相遅延回路12cの出力信号g前記NOR
回路12bの他方の入力端子へ入力される。
NOR回路12bの出力信号はRZ信信号色して次のバ
ンドパスフィルタ13へ入力される。
ンドパスフィルタ13へ入力される。
前記バンドパスフィルタ13は予め定められている送信
クロック信号りの周波数成分のみを通過させる。この実
施例のバンドパスフィルタ13においては、例えば2.
46G Hz 〜2.58G Hzの間の周波数成分の
みを通過させる。また、リミッタ増幅器14は入力した
信号を飽和電圧以上に増幅する。
クロック信号りの周波数成分のみを通過させる。この実
施例のバンドパスフィルタ13においては、例えば2.
46G Hz 〜2.58G Hzの間の周波数成分の
みを通過させる。また、リミッタ増幅器14は入力した
信号を飽和電圧以上に増幅する。
したがって、入力信号の振幅が大きい場合、出力信号波
形は矩形波に近い形状となる。また、入力信号の振幅が
小さい場合、飽和電圧近傍まで増幅される。したがって
、第3図に示すように、入力信号0の振幅が大きく変動
したとしても出力信号pの振幅値はほぼ飽和電圧に制御
される。
形は矩形波に近い形状となる。また、入力信号の振幅が
小さい場合、飽和電圧近傍まで増幅される。したがって
、第3図に示すように、入力信号0の振幅が大きく変動
したとしても出力信号pの振幅値はほぼ飽和電圧に制御
される。
PLL回路11に入力されたタイミング検出部10の出
力信号pは分周器15で1/4の周波数に分周された後
、位相検波器16へ入力される。位相検波器16は分周
器15の出力信号と他方の分周器19の出力信号との間
の位相差に対応する電圧を出力する。位相検波器16の
出力電圧はローパスフィルタ17にて直流平均化されて
、電圧制御発振器(VCO)18へ入力される。電圧制
御発振器18は入力電圧に比例した周波数を有する信号
を出力する。この電圧制御発振器18の出力信号の周波
数は分周器19にてl/4の周波数に分周されて前記位
相検波器16に帰還される。
力信号pは分周器15で1/4の周波数に分周された後
、位相検波器16へ入力される。位相検波器16は分周
器15の出力信号と他方の分周器19の出力信号との間
の位相差に対応する電圧を出力する。位相検波器16の
出力電圧はローパスフィルタ17にて直流平均化されて
、電圧制御発振器(VCO)18へ入力される。電圧制
御発振器18は入力電圧に比例した周波数を有する信号
を出力する。この電圧制御発振器18の出力信号の周波
数は分周器19にてl/4の周波数に分周されて前記位
相検波器16に帰還される。
このように、電圧制御発振器18の発振周波数が位相検
波器16に帰還され、位相検波器16によってタイミン
グ検a部10からの出力信号pの位相に一致するように
電圧制御発振器18の出力が制御されることによって、
出力信号pに位相同期した出力信号が得られる。電圧制
御発振器18の出力信号はリミッタ増幅器20て波形整
形され、第4図に示す矩形状波形を有した再生クロック
信号qが得られる。
波器16に帰還され、位相検波器16によってタイミン
グ検a部10からの出力信号pの位相に一致するように
電圧制御発振器18の出力が制御されることによって、
出力信号pに位相同期した出力信号が得られる。電圧制
御発振器18の出力信号はリミッタ増幅器20て波形整
形され、第4図に示す矩形状波形を有した再生クロック
信号qが得られる。
しかして、ビットデータ識別回路22は再生クロック信
号qを用いて入力したNRZ信号信号上ットデータを識
別していく。
号qを用いて入力したNRZ信号信号上ットデータを識
別していく。
このように構成されたNRZ信号クロック再生回路にお
ける各部の信号波形を第3図乃至第6図を用いて説明す
る。
ける各部の信号波形を第3図乃至第6図を用いて説明す
る。
まず、入力端子21へ入力される第3図に示すNRZ信
号信号上ラウン管オシロスコープで観察すると第4図(
a)のアイパターン波形となる。
号信号上ラウン管オシロスコープで観察すると第4図(
a)のアイパターン波形となる。
そして、このNRZ信号信号例えば周波数分析器を用い
て周波数分析すると、第5図(a)に示すように、第3
図の波形iでも理解できるように中心周波数fCが1.
25G )Izでほぼ同一レベルのスペクトラムピーク
が所定周波数間隔で並ぶ。このNRZ信号信号上Z信号
nに変換すると、RZ信号n′にはNRZ信号信号例上
りのタイミング成分のみが残る。このRZ信号nをブラ
ウン管オシロスコープで観察すると第4図(b)に示す
ジッタを多く含んだ波形となる。そして、このRZ信号
nを周波数分析すると、第5図(b)に示すように、N
RZ信号信号上倍の中心周波数fc (−2,5G )
Iz)位置に高いレベルのスペクトラムビクが生しる。
て周波数分析すると、第5図(a)に示すように、第3
図の波形iでも理解できるように中心周波数fCが1.
25G )Izでほぼ同一レベルのスペクトラムピーク
が所定周波数間隔で並ぶ。このNRZ信号信号上Z信号
nに変換すると、RZ信号n′にはNRZ信号信号例上
りのタイミング成分のみが残る。このRZ信号nをブラ
ウン管オシロスコープで観察すると第4図(b)に示す
ジッタを多く含んだ波形となる。そして、このRZ信号
nを周波数分析すると、第5図(b)に示すように、N
RZ信号信号上倍の中心周波数fc (−2,5G )
Iz)位置に高いレベルのスペクトラムビクが生しる。
バンドパスフィルタ13の通過周波数は前述したように
2.46〜2.58G Hzに設定されているので、第
5図(b)の2.5GHzの中心周波数のピークの周波
数成分のみを通過させる。よって、このバンドパスフィ
ルタ13の出力信号Oにおいては、第3図に示すように
、RZ信号nのパルスが長期間に亘って存在しない位置
において振幅が小さくなる。その結果、第6図(a)の
ブラウン管オシロスコープの観察波形においては多数の
ジッタを含むサイン波形となる。
2.46〜2.58G Hzに設定されているので、第
5図(b)の2.5GHzの中心周波数のピークの周波
数成分のみを通過させる。よって、このバンドパスフィ
ルタ13の出力信号Oにおいては、第3図に示すように
、RZ信号nのパルスが長期間に亘って存在しない位置
において振幅が小さくなる。その結果、第6図(a)の
ブラウン管オシロスコープの観察波形においては多数の
ジッタを含むサイン波形となる。
このサイン波形状を有したバンドパスフィルタ13の出
力信号0をリミッタ増幅器14で飽和領域まて増幅する
と、第3図に示すように振幅の大きい部分のサイン波形
の上端がカットされて、矩形波に近似する波形となる。
力信号0をリミッタ増幅器14で飽和領域まて増幅する
と、第3図に示すように振幅の大きい部分のサイン波形
の上端がカットされて、矩形波に近似する波形となる。
よって、第6図(b)のブラウン管オシロスコープの観
察波形に示すように、ジッタ成分が抑制された矩形波に
近い信号波形となる。この出力信号pがPLL回路11
へ入力される。
察波形に示すように、ジッタ成分が抑制された矩形波に
近い信号波形となる。この出力信号pがPLL回路11
へ入力される。
PLL回路11には第6図(b)に示す含まれるジッタ
が非常に少ない信号pが入力されるので、このPLL回
路11から出力される位相および周波数制御された再生
クロック信号qには、第6図(C)のブラウン管オシロ
スコープの観察波形に示すように、ジッタがほとんど含
まれない。
が非常に少ない信号pが入力されるので、このPLL回
路11から出力される位相および周波数制御された再生
クロック信号qには、第6図(C)のブラウン管オシロ
スコープの観察波形に示すように、ジッタがほとんど含
まれない。
したがって、送信クロック信号りが正確に再生されたこ
とになる。よって、ビットデータ識別回路22において
この再生クロック信号qを用いて入力されたNRZ信号
信号上ットデータを読取る場合における読取誤りの発生
率(エラーレート)を大幅に低減できる。
とになる。よって、ビットデータ識別回路22において
この再生クロック信号qを用いて入力されたNRZ信号
信号上ットデータを読取る場合における読取誤りの発生
率(エラーレート)を大幅に低減できる。
第7図は、送信側装置において、送信すべきNRZ信号
を光信号に変換して光ファイバを介して受信側装置へ伝
送して、受信側装置で光信号を電気信号に変換して、復
調してNRZ信号信号上して、このNRZ信号1を第1
図に示すクロック再生回路を用いて再生クロック信号q
を作成して、この再生クロック信号qを用いて受信した
NRZ信号信号上読した場合における、送信側のNRZ
信号と比較した場合のエラーレート(誤り発生率)と光
信号の平均受光パワーとの関係を示す実験値である。
を光信号に変換して光ファイバを介して受信側装置へ伝
送して、受信側装置で光信号を電気信号に変換して、復
調してNRZ信号信号上して、このNRZ信号1を第1
図に示すクロック再生回路を用いて再生クロック信号q
を作成して、この再生クロック信号qを用いて受信した
NRZ信号信号上読した場合における、送信側のNRZ
信号と比較した場合のエラーレート(誤り発生率)と光
信号の平均受光パワーとの関係を示す実験値である。
図示するように、NRZ信号のビットレートが2.46
0G b/s 〜2.275 G b/sの範囲におい
て良好な結果が得られた。すなわち、この良好な範囲は
前記バンドパスフィルタ13の通過周波数帯域である。
0G b/s 〜2.275 G b/sの範囲におい
て良好な結果が得られた。すなわち、この良好な範囲は
前記バンドパスフィルタ13の通過周波数帯域である。
このことは、タイミング検出部10内にバンドバスフィ
ルタ13を設けて、RZ信号nから強制的に送信クロッ
ク信号りの周波数成分のみを取比すことが、NRZ信号
信号量ットデータ解読時の誤り率を大幅に低下させるこ
とに大きく貢献していることを示す。
ルタ13を設けて、RZ信号nから強制的に送信クロッ
ク信号りの周波数成分のみを取比すことが、NRZ信号
信号量ットデータ解読時の誤り率を大幅に低下させるこ
とに大きく貢献していることを示す。
このように、第10図に示す欠落波形が多数存在した全
波整流信号fを直接PLL回路9へ印加して再生クロッ
ク信号gを作成していた第9図に示す従来のクロック再
生回路に比較して、実施例のクロック再生回路は、第3
図に示す欠落波形が存在しないタイミング検出部10の
出力信号pをPLL回路11へ印加して再生クロック信
号qを作成している。したがって、PLL回路11から
出力される再生クロック信号qのジッタの含まれる率が
大幅に減少されるので、NRZ信号識別時における誤り
発生率を従来回路に比較して大幅に低減できる。
波整流信号fを直接PLL回路9へ印加して再生クロッ
ク信号gを作成していた第9図に示す従来のクロック再
生回路に比較して、実施例のクロック再生回路は、第3
図に示す欠落波形が存在しないタイミング検出部10の
出力信号pをPLL回路11へ印加して再生クロック信
号qを作成している。したがって、PLL回路11から
出力される再生クロック信号qのジッタの含まれる率が
大幅に減少されるので、NRZ信号識別時における誤り
発生率を従来回路に比較して大幅に低減できる。
なお、本発明は上述した実施例に限定されるものではな
い。例えば第2図に示したNRZ/RZ変換回路におけ
るNOR回路12bの代りに、第8図に示すようにEX
OR回路(排他的論理和回路)12dを用いてもよい。
い。例えば第2図に示したNRZ/RZ変換回路におけ
るNOR回路12bの代りに、第8図に示すようにEX
OR回路(排他的論理和回路)12dを用いてもよい。
このように、EXOR回路12dを用いることによって
、EXOR回路12dから出力されるRZ信号mには、
第3図に示すように、NRZ信号信号量下りタイミング
と立上りタイミングとの両方のタイミングが含まれるの
で、第2図に示したNRZ/RZ変換回路を用いた場合
のRZ信号nに比較して、より送信クロック信号りに近
似する。したがって、PLL回路11から出力される再
生クロック信号qにおけるジッタの含まれる率がさらに
減少されるので、NRZ信号識別時における誤り発生率
をより大幅に低減できる。
、EXOR回路12dから出力されるRZ信号mには、
第3図に示すように、NRZ信号信号量下りタイミング
と立上りタイミングとの両方のタイミングが含まれるの
で、第2図に示したNRZ/RZ変換回路を用いた場合
のRZ信号nに比較して、より送信クロック信号りに近
似する。したがって、PLL回路11から出力される再
生クロック信号qにおけるジッタの含まれる率がさらに
減少されるので、NRZ信号識別時における誤り発生率
をより大幅に低減できる。
[発明の効果]
以上説明したように本発明のNRZ信号クロック再生回
路によれば、PLL回路の前段に送信クロック信号のタ
イミングを検出するタイミング検出部を設けている。し
たがって、たとえ入力されるNRZ信号が高い周波数を
有していたとしても、ジッタの少ないS/Nの高い再生
クロック信号を得ることができ、NRZ信号の識別時に
おける誤り発生率を大幅に低減できるる。
路によれば、PLL回路の前段に送信クロック信号のタ
イミングを検出するタイミング検出部を設けている。し
たがって、たとえ入力されるNRZ信号が高い周波数を
有していたとしても、ジッタの少ないS/Nの高い再生
クロック信号を得ることができ、NRZ信号の識別時に
おける誤り発生率を大幅に低減できるる。
第1図乃至第7図は本発明の一実施例に関わるNRZ信
号クロック再生回路を示すものであり、第1図は全体構
成を示すブロック図、第2図はNRZ/RZ変換回路を
示すブロック図、第3図は動作を示すタイムチャート、
第4図および第6図はブラウン管オシロスコープで観察
された各部の信号波形図、第5図は各信号の周波数分析
図、第7図は効果を説明するための誤り発生率特性図で
あり、第8図は本発明の他の実施例に係わるNRZ信号
クロック再生回路のNRZ/RZ変換回路を示すブロッ
ク図、第9図は従来のクロック再生回路を示すブロック
図、第10図は同従来回路の動作を示すタイムチャート
である。 10・・・タイミング検出部、11・・・PLL回路、
12・・NRZ/RZ変換回路、13・・・バンドパス
フィルタ、14.20・・・リミッタ増幅器、15゜1
9・・・分周器、16・・・位相検波器、17・・・ロ
ーパスフィルタ、 8・・・電圧制御発振器、 22・・・ピッ トデータ識別回路、 i・・・NRZ信号、 n・・・RZ信 号、 q・・・再生クロック信号。
号クロック再生回路を示すものであり、第1図は全体構
成を示すブロック図、第2図はNRZ/RZ変換回路を
示すブロック図、第3図は動作を示すタイムチャート、
第4図および第6図はブラウン管オシロスコープで観察
された各部の信号波形図、第5図は各信号の周波数分析
図、第7図は効果を説明するための誤り発生率特性図で
あり、第8図は本発明の他の実施例に係わるNRZ信号
クロック再生回路のNRZ/RZ変換回路を示すブロッ
ク図、第9図は従来のクロック再生回路を示すブロック
図、第10図は同従来回路の動作を示すタイムチャート
である。 10・・・タイミング検出部、11・・・PLL回路、
12・・NRZ/RZ変換回路、13・・・バンドパス
フィルタ、14.20・・・リミッタ増幅器、15゜1
9・・・分周器、16・・・位相検波器、17・・・ロ
ーパスフィルタ、 8・・・電圧制御発振器、 22・・・ピッ トデータ識別回路、 i・・・NRZ信号、 n・・・RZ信 号、 q・・・再生クロック信号。
Claims (1)
- 入力したNRZ信号(i)をRZ信号(n)に変換する
NRZ/RZ変換回路(12)と、このNRZ/RZ変
換回路にて変換されたRZ信号が入力され、このRZ信
号における送信クロック信号の周波数に一致する周波数
成分のみを通過させるバンドパスフィルタ(13)と、
このバンドパスフィルタの出力信号を飽和領域まで増幅
するリミッタ増幅器(14)と、このリミッタ増幅器の
出力信号の周波数および位相を一定値に制御して再生ク
ロック信号(q)として出力するPLL回路(11)と
を備えたNRZ信号クロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2259115A JPH04137839A (ja) | 1990-09-28 | 1990-09-28 | Nrz信号クロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2259115A JPH04137839A (ja) | 1990-09-28 | 1990-09-28 | Nrz信号クロック再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04137839A true JPH04137839A (ja) | 1992-05-12 |
Family
ID=17329527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2259115A Pending JPH04137839A (ja) | 1990-09-28 | 1990-09-28 | Nrz信号クロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04137839A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008038521A1 (fr) * | 2006-09-26 | 2008-04-03 | Advantest Corporation | Dispositif et procédé de mesure de la gigue, support d'enregistrement et programme |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4960862A (ja) * | 1972-10-17 | 1974-06-13 | ||
| JPS52144910A (en) * | 1976-04-22 | 1977-12-02 | Mitsubishi Electric Corp | Clock extraction circuit |
| JPH04505239A (ja) * | 1989-11-16 | 1992-09-10 | ディジタル イクイプメント コーポレイション | デジタル通信システムにおけるクロック回復方法及び装置 |
-
1990
- 1990-09-28 JP JP2259115A patent/JPH04137839A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4960862A (ja) * | 1972-10-17 | 1974-06-13 | ||
| JPS52144910A (en) * | 1976-04-22 | 1977-12-02 | Mitsubishi Electric Corp | Clock extraction circuit |
| JPH04505239A (ja) * | 1989-11-16 | 1992-09-10 | ディジタル イクイプメント コーポレイション | デジタル通信システムにおけるクロック回復方法及び装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008038521A1 (fr) * | 2006-09-26 | 2008-04-03 | Advantest Corporation | Dispositif et procédé de mesure de la gigue, support d'enregistrement et programme |
| US7715512B2 (en) | 2006-09-26 | 2010-05-11 | Advantest Corporation | Jitter measurement apparatus, jitter measurement method, and recording medium |
| JP5279500B2 (ja) * | 2006-09-26 | 2013-09-04 | 株式会社アドバンテスト | ジッタ測定装置、ジッタ測定方法、記録媒体、及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6526109B1 (en) | Method and apparatus for hybrid smart center loop for clock data recovery | |
| US6850581B2 (en) | Timing circuit | |
| US5012494A (en) | Method and apparatus for clock recovery and data retiming for random NRZ data | |
| JP3147038B2 (ja) | ビットレート選択型タイミング抽出器、ビットレート選択型識別再生器およびビットレート選択型光再生中継器 | |
| US5276712A (en) | Method and apparatus for clock recovery in digital communication systems | |
| JPH05244094A (ja) | 光伝送装置 | |
| JP2760796B2 (ja) | 周波数ロックループ | |
| US4928318A (en) | Optical signal transmission system including pulsed FM modulator/demodulator | |
| JP3937822B2 (ja) | 周波数検出回路及びそれを用いた光受信装置 | |
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| NL7903100A (nl) | Inrichting voor het controleren van de synchronisatie van een ontvanger. | |
| US20060023827A1 (en) | Clock signal extraction device and method for extraction a clock signal from data signal | |
| JPWO2002069555A1 (ja) | データ伝送システムの特性を高精度に測定する測定装置及びそれに用いられるクロック再生回路 | |
| US5490175A (en) | Method and apparatus for detecting binary encoded data | |
| JPS6180933A (ja) | 復調回路 | |
| JP2692282B2 (ja) | ディジタル伝送装置 | |
| JP3046809B1 (ja) | クロック信号抽出方法およびクロック信号抽出装置 | |
| JPS64859B2 (ja) | ||
| JPS6117382B2 (ja) | ||
| JPS6316935B2 (ja) | ||
| JPS6117383B2 (ja) | ||
| JPH098790A (ja) | Pll回路およびこれを用いた光通信データ再生装置 | |
| JPS6327181A (ja) | Muse音声デ−タサンプリング回路 | |
| JPS5892164A (ja) | Psk変調方法 | |
| JPS5879357A (ja) | 直流再生回路 |