JPH04140864A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH04140864A JPH04140864A JP2264168A JP26416890A JPH04140864A JP H04140864 A JPH04140864 A JP H04140864A JP 2264168 A JP2264168 A JP 2264168A JP 26416890 A JP26416890 A JP 26416890A JP H04140864 A JPH04140864 A JP H04140864A
- Authority
- JP
- Japan
- Prior art keywords
- area
- data
- abnormality
- spm
- microprogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims description 24
- 238000001514 detection method Methods 0.000 claims description 12
- 101100009524 Anas platyrhynchos HSD17B12 gene Proteins 0.000 description 6
- 101100256975 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SIP2 gene Proteins 0.000 description 6
- 101100203850 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SPT2 gene Proteins 0.000 description 6
- 101100291461 Schizosaccharomyces pombe (strain 972 / ATCC 24843) spm2 gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理装置に関し、特にスクラッチパッ
ドメモリの空き領域の検出制御に関する。
ドメモリの空き領域の検出制御に関する。
従来、この種のデータ処理装置は、スクラッチパッドメ
モリ（以下ＳＰＭと略す）中に、ＳＰＭの分割された各
領域対応に該領域が使用中であることを示すフラグを設
定し、主記憶との間でセーブ、リカバーを行うたびに該
フラグをマイクロプログラムよりセット、リセットする
ことによりＳＰＭ中の各領域の使用状態を管理していた
。
モリ（以下ＳＰＭと略す）中に、ＳＰＭの分割された各
領域対応に該領域が使用中であることを示すフラグを設
定し、主記憶との間でセーブ、リカバーを行うたびに該
フラグをマイクロプログラムよりセット、リセットする
ことによりＳＰＭ中の各領域の使用状態を管理していた
。
またＳＰＭからの読み出しデータに異常が検出された場
合は、該異常が障害処理装置に報告され、該装置のシス
テムダウンとなっていた。
合は、該異常が障害処理装置に報告され、該装置のシス
テムダウンとなっていた。
上述した従来のデータ処理装置は、ＳＰＭの分割された
各領域と主記憶装置の間でのセーブ。
各領域と主記憶装置の間でのセーブ。
リカバーの際の、ＳＰＭ中の各領域の使用中の管理をす
べてマイクロプログラムで行うため、マイクロプログラ
ムのステップ増加、性能低下という欠点及びＳＰＭリー
ドデータに障害が発生した場合、特定の１ワードであっ
てもシステムダウンとなる欠点がある。
べてマイクロプログラムで行うため、マイクロプログラ
ムのステップ増加、性能低下という欠点及びＳＰＭリー
ドデータに障害が発生した場合、特定の１ワードであっ
てもシステムダウンとなる欠点がある。
本発明のデータ処理装置は、ＳＰＭの各領域対応に該領
域の使用中を記憶し、マイクロプログラムより書き込み
可能な使用中記憶手段と、スクラッチパッドメモリから
のリードデータの異常を検出する異常検出手段と、この
異常を前記分割された領域対応に記憶する異常記憶手段
と、前記使用中記憶手段および異常記憶手段より異常が
検出された領域を除くスクラッチパッドメモリの空き領
域を検出保持する空き領域検出手段と、該空き領域をマ
イクロプログラムの指示によりマイクロプログラムに報
告する空き領域報告手段を有している。
域の使用中を記憶し、マイクロプログラムより書き込み
可能な使用中記憶手段と、スクラッチパッドメモリから
のリードデータの異常を検出する異常検出手段と、この
異常を前記分割された領域対応に記憶する異常記憶手段
と、前記使用中記憶手段および異常記憶手段より異常が
検出された領域を除くスクラッチパッドメモリの空き領
域を検出保持する空き領域検出手段と、該空き領域をマ
イクロプログラムの指示によりマイクロプログラムに報
告する空き領域報告手段を有している。
Ｃ実施例〕
次に本発明の実施例を図面を用いて説明する。
第１図は、本発明のデータ処理装置の一実施例を示すブ
ロック図である。ＳＰＭ２は、マイクロプラグラム制御
部１よりリード、ライトが行われるスクラッチパッドメ
モリであり、第２図に示すごとく例えば４つの領域に分
割されているものとする。使用中記憶手段３のフラグ３
１は、マイクロプログラム制御部１から各ビットごとに
書き込みが行われるものであり、ＳＰＭ２の領域と１対
１に対応する４ビツトで構成され、その値が例えば“１
″であれば該領域が空であることを示す。
ロック図である。ＳＰＭ２は、マイクロプラグラム制御
部１よりリード、ライトが行われるスクラッチパッドメ
モリであり、第２図に示すごとく例えば４つの領域に分
割されているものとする。使用中記憶手段３のフラグ３
１は、マイクロプログラム制御部１から各ビットごとに
書き込みが行われるものであり、ＳＰＭ２の領域と１対
１に対応する４ビツトで構成され、その値が例えば“１
″であれば該領域が空であることを示す。
異常記憶手段４のデコーダ４１には、ＳＰＭ２のリード
アドレス１０４の上位２ビツトが印加されており、ＳＰ
Ｍリードデータに異常検出手段７で異常が検出された際
、このデコード結果に対応するフラグ４２上の位置にフ
ラグとして例えば“０”がセットされる。フラグ４２は
、前述のＳＰＭ２の各領域と対応をなして４ビツトで構
成され、異常が検出された領域と対応するビットのみ“
０”が立つことになる。
アドレス１０４の上位２ビツトが印加されており、ＳＰ
Ｍリードデータに異常検出手段７で異常が検出された際
、このデコード結果に対応するフラグ４２上の位置にフ
ラグとして例えば“０”がセットされる。フラグ４２は
、前述のＳＰＭ２の各領域と対応をなして４ビツトで構
成され、異常が検出された領域と対応するビットのみ“
０”が立つことになる。
ＡＮＤ回路５１〜５４も同様にＳＰＭ２の各領域と対応
しており、フラグ３１の該領域が空き状態（値“１”）
でかつＳＰＭ２に異常が検出されていない領域（フラグ
４２の値“１”）に対応するもののみ、その出力が“１
”となる。
しており、フラグ３１の該領域が空き状態（値“１”）
でかつＳＰＭ２に異常が検出されていない領域（フラグ
４２の値“１”）に対応するもののみ、その出力が“１
”となる。
空き領域検出回路５５は、ＡＮＤ回路５１〜５４の出力
が”１”の所を検出しコード化する回路である。すなわ
ち、空き状態でかつ障害の発生していない領域に対応す
るコードが生成されレジスタ５６に格納される。レジス
タ５６の値はマイクロプログラム制御部１の指示で空き
領域報告手段６より、マイクロプログラム制御部１へ表
示される。
が”１”の所を検出しコード化する回路である。すなわ
ち、空き状態でかつ障害の発生していない領域に対応す
るコードが生成されレジスタ５６に格納される。レジス
タ５６の値はマイクロプログラム制御部１の指示で空き
領域報告手段６より、マイクロプログラム制御部１へ表
示される。
以上の構成においてＳＰＭ２と主記憶装置９との間でデ
ータのセーブ、リカバーを行おうとした場合、マイクロ
プログラム制御部１は、主記憶装置９からデータを読み
出しＳＰＭ２へデータを書き込む際、レジスタ５６の値
を読み込み、現在空き状態にある領域を認識し、その領
域へデータを書き込むと伴に該領域に対応するフラグ３
１のビットに“０”をセットし、使用中状態とする。フ
ラグ３１が更新されると、新たな空き領域が検出されレ
ジスタ５６が更新される。逆にＳＰＭ２から主記憶装置
９ヘデータを書き込む際にはフラグ３１の対応するビッ
トに“１”を書き込み空き状態を表示する。上述と同様
レジスタ５６は、この時点でも更新される。
ータのセーブ、リカバーを行おうとした場合、マイクロ
プログラム制御部１は、主記憶装置９からデータを読み
出しＳＰＭ２へデータを書き込む際、レジスタ５６の値
を読み込み、現在空き状態にある領域を認識し、その領
域へデータを書き込むと伴に該領域に対応するフラグ３
１のビットに“０”をセットし、使用中状態とする。フ
ラグ３１が更新されると、新たな空き領域が検出されレ
ジスタ５６が更新される。逆にＳＰＭ２から主記憶装置
９ヘデータを書き込む際にはフラグ３１の対応するビッ
トに“１”を書き込み空き状態を表示する。上述と同様
レジスタ５６は、この時点でも更新される。
ＳＰＭ２のリードデータは常時異常検出手段７によって
監視され、異常が検出された場合には、その領域に対応
するフラグ４２のピッ・トが“０”にセットされると伴
に該異常は障害処理装置８に報告され、該装置はシステ
ムダウンとなり、リトライ処理を待つ。
監視され、異常が検出された場合には、その領域に対応
するフラグ４２のピッ・トが“０”にセットされると伴
に該異常は障害処理装置８に報告され、該装置はシステ
ムダウンとなり、リトライ処理を待つ。
リトライ処理後の再起動時、フラグ４２は異常検出時セ
ットされた値が保持されており、前記の異常が検出され
た領域はＡＮＤ回路５１〜５４でマスクされるため、該
領域が空き領域として検出されることはなくなる。
ットされた値が保持されており、前記の異常が検出され
た領域はＡＮＤ回路５１〜５４でマスクされるため、該
領域が空き領域として検出されることはなくなる。
以上説明したように本発明は、ＳＰＭの空領域の検出を
ハードウェアで行い領域対応のコードでマイクロプログ
ラムが認識することによりマイクロプラグラムのステッ
プ数の削減、性能の向上を計ると伴に、ＳＰＭの特定の
ワードに障害が発生した場合、該ワードの属する領域を
空き領域として表示しないことにより、システムアベイ
ラビリティの高いデータ処理装置を提供できる。
ハードウェアで行い領域対応のコードでマイクロプログ
ラムが認識することによりマイクロプラグラムのステッ
プ数の削減、性能の向上を計ると伴に、ＳＰＭの特定の
ワードに障害が発生した場合、該ワードの属する領域を
空き領域として表示しないことにより、システムアベイ
ラビリティの高いデータ処理装置を提供できる。
第１図は本発明のデータ処理装置の一実施例を示すブロ
ック図、第２図はＳＰＭ２の内部構成の例を示す概念図
である。 １・・・マイクロプログラム制御部、２・・・ＳＰＭ、
３・・・使用中記憶手段、４・・・異常記憶手段、５・
・空き領域検出手段、６・・・空き領域報告手段、７・
・・異常検出手段、８・・・障害処理装置、９・・・主
記憶装置、３１・・フラグ、４１・・・デコーダ、４２
・・フラグ、５１〜５４・・・ＡＮＤ回路、５５・・・
空き領域検出回路、５６・・・レジスタ、１０１・・・
データ線、’１０２ ・Ｓ Ｐ Ｍリードデータ線、１
１０３−３Ｐライトデータ線、１０４・・・ＳＰＭアド
レス線、１０５・・・制御線。
ック図、第２図はＳＰＭ２の内部構成の例を示す概念図
である。 １・・・マイクロプログラム制御部、２・・・ＳＰＭ、
３・・・使用中記憶手段、４・・・異常記憶手段、５・
・空き領域検出手段、６・・・空き領域報告手段、７・
・・異常検出手段、８・・・障害処理装置、９・・・主
記憶装置、３１・・フラグ、４１・・・デコーダ、４２
・・フラグ、５１〜５４・・・ＡＮＤ回路、５５・・・
空き領域検出回路、５６・・・レジスタ、１０１・・・
データ線、’１０２ ・Ｓ Ｐ Ｍリードデータ線、１
１０３−３Ｐライトデータ線、１０４・・・ＳＰＭアド
レス線、１０５・・・制御線。
Claims (1)
- 複数の領域に分割されたスクラッチパッドメモリを有し
、主記憶装置と前記スクラッチパッドメモリとの間で前
記分割された領域単位にデータのセーブ、リカバーを行
うデータ処理装置において、前記スクンラッチパッドメ
モリの各領域対応に該領域の使用中を記憶し、マイクロ
プログラムより書き込み可能な使用中記憶手段と、前記
スクラッチパッドメモリからのリードデータの異常を検
出する異常検出手段と、この異常を前記分割された領域
対応に記憶する異常記憶手段と、前記使用中記憶手段お
よび異常記憶手段より使用中領域および異常が検出され
た領域を除くスクラッチパッドメモリの空き領域を検出
保持する空き領域検出手段と、該空き領域をマイクロプ
ログラムの指示によりマイクロプログラムに報告する空
き領域報告手段を有することを特徴とするデータ処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264168A JPH04140864A (ja) | 1990-10-02 | 1990-10-02 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264168A JPH04140864A (ja) | 1990-10-02 | 1990-10-02 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04140864A true JPH04140864A (ja) | 1992-05-14 |
Family
ID=17399402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2264168A Pending JPH04140864A (ja) | 1990-10-02 | 1990-10-02 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04140864A (ja) |
-
1990
- 1990-10-02 JP JP2264168A patent/JPH04140864A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02297770A (ja) | 光ディスク装置 | |
| JPH04140864A (ja) | データ処理装置 | |
| JPH04248198A (ja) | 携帯形半導体記憶装置 | |
| JP2743756B2 (ja) | 半導体ディスク装置 | |
| JPH01130243A (ja) | 記憶装置の障害回復方式 | |
| JPS6136670B2 (ja) | ||
| JPH04111032A (ja) | 多重化記憶装置 | |
| JPH04115339A (ja) | メモリエラー処理システム | |
| JPS6356751A (ja) | メモリパトロ−ル制御方式 | |
| JPS62182853A (ja) | デイスクキヤツシユ装置 | |
| JPS641817B2 (ja) | ||
| JPH0341538A (ja) | 主記憶装置 | |
| JPS6320647A (ja) | デ−タ転送装置 | |
| JPS6269342A (ja) | 半導体デイスク装置 | |
| JPS60117353A (ja) | 記憶装置における交代メモリ制御方法 | |
| JPS61208672A (ja) | 記憶装置の制御方式 | |
| JPS6013360A (ja) | 記憶装置 | |
| JPH07129466A (ja) | 階層記憶装置 | |
| JPH03238663A (ja) | 磁気ディスク制御装置 | |
| JPH06259337A (ja) | データ保護方式 | |
| JPS63276145A (ja) | ディスクキャッシュ装置 | |
| JPH05257823A (ja) | 情報処理装置 | |
| JPH05314017A (ja) | データリカバリ方式 | |
| JPH0488434A (ja) | データ処理装置 | |
| JPH05165658A (ja) | 情報処理システム |