JPH04144311A - Ｃｍｌ論理回路 - Google Patents
Ｃｍｌ論理回路Info
- Publication number
- JPH04144311A JPH04144311A JP26683090A JP26683090A JPH04144311A JP H04144311 A JPH04144311 A JP H04144311A JP 26683090 A JP26683090 A JP 26683090A JP 26683090 A JP26683090 A JP 26683090A JP H04144311 A JPH04144311 A JP H04144311A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- cml
- circuit
- logic circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はＣＭ Ｌ （Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏ
ｇｉｃ）論理回路に関し、特に低電圧型のＣＭＬ論理回
路に関するものである。
ｇｉｃ）論理回路に関し、特に低電圧型のＣＭＬ論理回
路に関するものである。
従来技術
従来のＣＭＬ論理回路は第６図に示す構成である。すな
わち、エミッタが互いに共通接続された一対のＮ Ｐ
Ｎ Ｉ−ランジスタ１及び２と、このエミッタ共通接続
点に接続されてトランジスタ１，２へ電流を供給する定
電流源３と、コレクタ抵抗４及び５と、一方のトランジ
スタ２のベースに基準バイアスを与えるベース抵抗１ｏ
及びリファレンス電圧Ｖｒとからなる。
わち、エミッタが互いに共通接続された一対のＮ Ｐ
Ｎ Ｉ−ランジスタ１及び２と、このエミッタ共通接続
点に接続されてトランジスタ１，２へ電流を供給する定
電流源３と、コレクタ抵抗４及び５と、一方のトランジ
スタ２のベースに基準バイアスを与えるベース抵抗１ｏ
及びリファレンス電圧Ｖｒとからなる。
そして、他方のトランジスターのベースを論理入力とし
て、両トランジスタ１，２のコレクタがら一対の相補的
な論理出力を得るようになっている この様な従来のＣＭＬ論理回路では、論理出力の振幅を
充分に確保するために、定電流源３の電流値を大とする
構成である。従って、電力消費が大となるという欠点が
ある。
て、両トランジスタ１，２のコレクタがら一対の相補的
な論理出力を得るようになっている この様な従来のＣＭＬ論理回路では、論理出力の振幅を
充分に確保するために、定電流源３の電流値を大とする
構成である。従って、電力消費が大となるという欠点が
ある。
発明の目的
そこで、本発明はこの様な従来のものの欠点を解決すべ
くなされたものであって、その］−１的とするところは
、消費電力を増大することなく出力の論理振幅を充分に
確保可能なＣＭＬ論理回路を提供することである。
くなされたものであって、その］−１的とするところは
、消費電力を増大することなく出力の論理振幅を充分に
確保可能なＣＭＬ論理回路を提供することである。
発明の構成
本発明によれば、互いのエミッタが共通接続された一対
のｉ・ランジスタと、このエミッタ共通接続点へ電流を
供給する電流源とを有するＣＭＬ型の論理回路であって
、前記トランジスタのコレクタ出力を微分する微分手段
を有し、この微分出力を論理出力とするようにしたこと
を特徴とするＣＭＬ論理回路が得られる。
のｉ・ランジスタと、このエミッタ共通接続点へ電流を
供給する電流源とを有するＣＭＬ型の論理回路であって
、前記トランジスタのコレクタ出力を微分する微分手段
を有し、この微分出力を論理出力とするようにしたこと
を特徴とするＣＭＬ論理回路が得られる。
実施例
以下に本発明の実施例を図面を参照しつつ詳細に説明す
る。
る。
第１図は本発明の実施例の回路図であり、第６図と同等
部分は同一符号により示している。本実施例では、トラ
ンジスタ２のコレクタ出力に、コンデンサ６及び抵抗７
からなる微分回路をイＮｊ加したものであり、この微粉
出力を論理出力とした構成である。
部分は同一符号により示している。本実施例では、トラ
ンジスタ２のコレクタ出力に、コンデンサ６及び抵抗７
からなる微分回路をイＮｊ加したものであり、この微粉
出力を論理出力とした構成である。
尚、微分回路の電源はトランジスタ２のベースバイアス
電源であるリファレンス電圧Ｖｒを用いている。
電源であるリファレンス電圧Ｖｒを用いている。
ここて、微分回路を構成するコンデンサ６と抵抗７との
各位を適切に設定することにより、第２図及び第３図に
示す如き動作波形か得られることになる。
各位を適切に設定することにより、第２図及び第３図に
示す如き動作波形か得られることになる。
第２図は入力かローレベルからハイレベルに立」二ると
きの動作波形であり、（Ａ）は論理人力、（Ｂ）は論理
出力を夫々示している。また、第３図は人力かハイレベ
ルからローレベルヘ立下るときの動作波形であり、（Ａ
）は論理入力、（Ｂ）は論理出力を夫々示す。
きの動作波形であり、（Ａ）は論理人力、（Ｂ）は論理
出力を夫々示している。また、第３図は人力かハイレベ
ルからローレベルヘ立下るときの動作波形であり、（Ａ
）は論理入力、（Ｂ）は論理出力を夫々示す。
第２，３図の各（Ｂ）の波形に示す如く、第１図の回路
の論理出力波形はリファレンス電圧Ｖｒを基準として、
論理入力の立」二り、立下りに応して急峻な上方向及び
下方向のパルスが生成される。
の論理出力波形はリファレンス電圧Ｖｒを基準として、
論理入力の立」二り、立下りに応して急峻な上方向及び
下方向のパルスが生成される。
従って、第４図（Ａ）の如き繰返し波形の論理入力か印
加されると、論理出力としては、（Ｂ）の如く入力周波
数と同一周波数をＨしかつリファレンス電圧Ｖｒを基準
として」１丁に振幅を有する繰返しパルスか得られるの
である。
加されると、論理出力としては、（Ｂ）の如く入力周波
数と同一周波数をＨしかつリファレンス電圧Ｖｒを基準
として」１丁に振幅を有する繰返しパルスか得られるの
である。
尚、第１図の実施例において、他方のトランジスタ１の
コレクタ出力側にも同一の微分回路を（−１加すれば良
いことは明らかである。
コレクタ出力側にも同一の微分回路を（−１加すれば良
いことは明らかである。
第５図は本発明の他の実施例の回路図であり、第１図と
同等部分は同一符号にて示している。本実施例では、コ
ンデンサ８及び抵抗９からなる微分回路をトランジスタ
１のコレクタ出力側にも（Ｎ１加し、トランジスタ１及
び２の出力側の両微分回路の電源を、リファレンス電′
ＩＦｉ、Ｖｒとは異なる他の電源Ｖｌ）Ｄとしたもので
ある。
同等部分は同一符号にて示している。本実施例では、コ
ンデンサ８及び抵抗９からなる微分回路をトランジスタ
１のコレクタ出力側にも（Ｎ１加し、トランジスタ１及
び２の出力側の両微分回路の電源を、リファレンス電′
ＩＦｉ、Ｖｒとは異なる他の電源Ｖｌ）Ｄとしたもので
ある。
こうすることにより、論理入力レベルの変化に応してＶ
ＩＨ）を基準として」１下に振幅を有するパルスが、互
いにｔＩＪ捕止的（逆位相）に得られることになる。こ
の一対の相補的な出力を差動増幅器（図示せず）の一対
の入力として用いれば、定電流源３の電流値はより小と
することが可能となる。
ＩＨ）を基準として」１下に振幅を有するパルスが、互
いにｔＩＪ捕止的（逆位相）に得られることになる。こ
の一対の相補的な出力を差動増幅器（図示せず）の一対
の入力として用いれば、定電流源３の電流値はより小と
することが可能となる。
発明の効果
斜上の如く、本発明によれば、ＣＭＬ回路のトランジス
タのコレクタ出力に微分回路を（；Ｊ加することにより
、この微分回路の出力振幅を大きくすることかできるの
で、定電流源の電流値を小に維持することができ、低電
力型のＣＭＬ論理回路か得られるという効果がある。
タのコレクタ出力に微分回路を（；Ｊ加することにより
、この微分回路の出力振幅を大きくすることかできるの
で、定電流源の電流値を小に維持することができ、低電
力型のＣＭＬ論理回路か得られるという効果がある。
第１図は本発明の実施例の回路図、第２図〜第４図は第
１図の回路の動作を示す入出力波形図、第５図は本発明
の他の実施例の回路図、第６図は従来のＣＭＬ論理回路
を示す図である。 主要部分の符号の説明 １．２・・・・トランジスタ ３・・・・・・定電流源 ６．８・・・・・・コンデンサ ７．９・・・・・抵抗
１図の回路の動作を示す入出力波形図、第５図は本発明
の他の実施例の回路図、第６図は従来のＣＭＬ論理回路
を示す図である。 主要部分の符号の説明 １．２・・・・トランジスタ ３・・・・・・定電流源 ６．８・・・・・・コンデンサ ７．９・・・・・抵抗
Claims (1)
- （１）互いのエミッタが共通接続された一対のトランジ
スタと、このエミッタ共通接続点へ電流を供給する電流
源とを有するＣＭＬ型の論理回路であって、前記トラン
ジスタのコレクタ出力を微分する微分手段を有し、この
微分出力を論理出力とするようにしたことを特徴とする
ＣＭＬ論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26683090A JPH04144311A (ja) | 1990-10-04 | 1990-10-04 | Ｃｍｌ論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26683090A JPH04144311A (ja) | 1990-10-04 | 1990-10-04 | Ｃｍｌ論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04144311A true JPH04144311A (ja) | 1992-05-18 |
Family
ID=17436246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26683090A Pending JPH04144311A (ja) | 1990-10-04 | 1990-10-04 | Ｃｍｌ論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04144311A (ja) |
-
1990
- 1990-10-04 JP JP26683090A patent/JPH04144311A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0448285B2 (ja) | ||
| JPH02892B2 (ja) | ||
| US4105935A (en) | Motor speed control apparatus | |
| JPH0793567B2 (ja) | 電流切換型論理回路の定電流源制御用電源回路 | |
| JPH04144311A (ja) | Ｃｍｌ論理回路 | |
| JPH042295A (ja) | 非対称信号生成回路 | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| JPS60117913A (ja) | のこぎり波発生回路 | |
| JPH07249965A (ja) | クロック発振回路及びクロック発振回路に用いるゲート回路 | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JP2624338B2 (ja) | 自動デューテイ調整回路 | |
| JPS5851446B2 (ja) | 角度変調信号の復調器 | |
| JP2859751B2 (ja) | コンパレータ | |
| JP2548419B2 (ja) | 増幅回路 | |
| JP2728506B2 (ja) | 論理回路 | |
| JP3149907B2 (ja) | フリップフロップ回路 | |
| JPH0622300B2 (ja) | 電流―電圧変換回路および電流―電流変換回路 | |
| JPS6193714A (ja) | デユ−テイ変換回路 | |
| JPH0344459B2 (ja) | ||
| JPS5915525B2 (ja) | 単安定マルチバイブレ−タ | |
| JP3012407B2 (ja) | レベル変換回路 | |
| JP2646769B2 (ja) | 出力回路 | |
| JP2683015B2 (ja) | 電流比較回路 | |
| JPH0441627Y2 (ja) | ||
| JPS6314517Y2 (ja) |