JPH04145724A - しきい値制御回路 - Google Patents
しきい値制御回路Info
- Publication number
- JPH04145724A JPH04145724A JP26979190A JP26979190A JPH04145724A JP H04145724 A JPH04145724 A JP H04145724A JP 26979190 A JP26979190 A JP 26979190A JP 26979190 A JP26979190 A JP 26979190A JP H04145724 A JPH04145724 A JP H04145724A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- threshold
- digital
- digital signal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims description 8
- 238000013139 quantization Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアナログ−ディジタル変換器（以下ＡＤ変換器
という）におけるしきい値制御回路に関し、特にしきい
値を自動的に補正するしきい値制御回路に関する。
という）におけるしきい値制御回路に関し、特にしきい
値を自動的に補正するしきい値制御回路に関する。
ここで、しきい値とはＡ−Ｄ変換回路におけるアナログ
信号を量子化する際の所定の量子化ステップの基準とな
るしきい値レベル（通常、量子化ステップの中心値の零
レベル）であり、このしきい値の誤差を補正する手段の
改良である。
信号を量子化する際の所定の量子化ステップの基準とな
るしきい値レベル（通常、量子化ステップの中心値の零
レベル）であり、このしきい値の誤差を補正する手段の
改良である。
従来のしきい値制御回路は、第３図のブロック図に示す
ように、Ａ−Ｄ変換器４．積分器５゜基準レベル発生器
６．減算器７．加算器８から構成されている。まず、従
来のしきい値レベルを補正する動作を第４図（ａ）、（
ｂ）、（ｃ）の説明図と第３図を参照して説明する。今
、第４図（ａ）のようなアナログ入力信号Ａ１の波形は
ＡＤ変換器４において、例えば、しきい値のラインを中
心として、士および−のレベルそれぞれ６ステツプに量
子化し、各ステップに対応するディジタル信号を２進符
号に変換するものとする０図の（ｂ）はアナログ入力信
号のサンプリング点を示し、このサンプリング点におけ
る量子化レベルが２進符号の形のディジタル信号Ａ２と
して積分器５に入力される。積分器５では、複数のサン
プリング点の２進符号を復号した後積分演算して、しき
い値レベルを求める。このしきい値レベルを２進符号化
したディジタル信号Ｂ２として出力する。一方、基準レ
ベル発生器６は、基準のしきい値レベルに相当する２進
符号化したディジタル信号Ｃ１を出力する。減算器７は
前述のディジタル信号Ｂ２とディジタル信号Ｃ１とを入
力して、この差分を演算してしきい値誤差信号Ｂ３を出
力する。すなわち第３図（ｃ）は、この差分であるしき
い値誤差信号Ｂ３を模式的にアナログ表示した図である
。加算器８は、この検出されたしきい値誤差信号Ｂ３と
もとのディジタル信号Ａ２とを入力してディジタル信号
Ａ２が有している誤差を補正して補正信号Ａ３を出力し
ている。
ように、Ａ−Ｄ変換器４．積分器５゜基準レベル発生器
６．減算器７．加算器８から構成されている。まず、従
来のしきい値レベルを補正する動作を第４図（ａ）、（
ｂ）、（ｃ）の説明図と第３図を参照して説明する。今
、第４図（ａ）のようなアナログ入力信号Ａ１の波形は
ＡＤ変換器４において、例えば、しきい値のラインを中
心として、士および−のレベルそれぞれ６ステツプに量
子化し、各ステップに対応するディジタル信号を２進符
号に変換するものとする０図の（ｂ）はアナログ入力信
号のサンプリング点を示し、このサンプリング点におけ
る量子化レベルが２進符号の形のディジタル信号Ａ２と
して積分器５に入力される。積分器５では、複数のサン
プリング点の２進符号を復号した後積分演算して、しき
い値レベルを求める。このしきい値レベルを２進符号化
したディジタル信号Ｂ２として出力する。一方、基準レ
ベル発生器６は、基準のしきい値レベルに相当する２進
符号化したディジタル信号Ｃ１を出力する。減算器７は
前述のディジタル信号Ｂ２とディジタル信号Ｃ１とを入
力して、この差分を演算してしきい値誤差信号Ｂ３を出
力する。すなわち第３図（ｃ）は、この差分であるしき
い値誤差信号Ｂ３を模式的にアナログ表示した図である
。加算器８は、この検出されたしきい値誤差信号Ｂ３と
もとのディジタル信号Ａ２とを入力してディジタル信号
Ａ２が有している誤差を補正して補正信号Ａ３を出力し
ている。
次に第３図に示した各回路の信号の流れと動作を説明す
る。今、入力端子１から入力されるアナログ信号Ａ１は
Ａ−Ｄ変換器２によりディジタル信号Ａ２に変換された
後に、２系統に分岐される。一方のディジタル信号は積
分器５に入力され、その出力信号Ｂ２は減算器７により
基準レベル発生器６からの信号Ｃ１と減算が行なｉれ、
Ａ−Ｄ変換器入力Ａ１のしきい値誤差信号Ｂ３となる。
る。今、入力端子１から入力されるアナログ信号Ａ１は
Ａ−Ｄ変換器２によりディジタル信号Ａ２に変換された
後に、２系統に分岐される。一方のディジタル信号は積
分器５に入力され、その出力信号Ｂ２は減算器７により
基準レベル発生器６からの信号Ｃ１と減算が行なｉれ、
Ａ−Ｄ変換器入力Ａ１のしきい値誤差信号Ｂ３となる。
また、Ｉ）−Ａ変換器４からのもう一方のディジタル信
号Ａ２としきい値誤差信号Ｂ３との２つの入力信号は加
算器８により加算されて、しきい値のずれが補正された
信号Ａ３となり出力端子９より出力される。ここでＡ−
Ｄ変換器４の入力アナログ信号Ａ１の振幅の時間に対す
る変化をｆ（ｔ）とすると、ある時間間隔にわたっての
積分の振幅（ある時間間隔の平均レベル）が第４図（ａ
）に示すように必ずしもほぼ一定とならず、式で示すと
（１）式の条件を満足していない。
号Ａ２としきい値誤差信号Ｂ３との２つの入力信号は加
算器８により加算されて、しきい値のずれが補正された
信号Ａ３となり出力端子９より出力される。ここでＡ−
Ｄ変換器４の入力アナログ信号Ａ１の振幅の時間に対す
る変化をｆ（ｔ）とすると、ある時間間隔にわたっての
積分の振幅（ある時間間隔の平均レベル）が第４図（ａ
）に示すように必ずしもほぼ一定とならず、式で示すと
（１）式の条件を満足していない。
ｆｆ（ｔ）ｄｔ＝一定 ・・・（１）
したがって、第４図（Ｃ）に示すように、積分器５の出
力レベルＢ２は、時間間隔により振幅の十−のバランス
のとれていない時間間隔の所において（１）式の条件を
満足せず、しきい値誤差信号Ｂが拡大する傾向を生じて
いた。
したがって、第４図（Ｃ）に示すように、積分器５の出
力レベルＢ２は、時間間隔により振幅の十−のバランス
のとれていない時間間隔の所において（１）式の条件を
満足せず、しきい値誤差信号Ｂが拡大する傾向を生じて
いた。
上述した従来のしきい値制御回路は、前述のＡ−Ｄ変換
器の入力信号ｆ（ｔ）が常に（１）式に示す条件が満た
されていない場合に、そのしきい値制御回路の積分器は
誤った制御を行なってしまう欠点がある０例えばこの従
来例を利用したディジタル復調器のような軟判定識別の
例でも“０”又は“′１°゛レベルの固定ビットが続く
ような場合には、従来のしきい値制御回路が使用できな
いという欠点がある。
器の入力信号ｆ（ｔ）が常に（１）式に示す条件が満た
されていない場合に、そのしきい値制御回路の積分器は
誤った制御を行なってしまう欠点がある０例えばこの従
来例を利用したディジタル復調器のような軟判定識別の
例でも“０”又は“′１°゛レベルの固定ビットが続く
ような場合には、従来のしきい値制御回路が使用できな
いという欠点がある。
本発明のしきい値制御回路は、アナログディジタル変換
器におけるアナログ入力信号の量子化ステップの基準と
なるしきい値をあらかじめ備えられた基準しきい値レベ
ル発生回路の基準しきい値信号と比較して誤差を補正す
るしきい値制御回路において、 前記アナログ入力信号が所定の周期のサンプリング点で
ディジタル変換された第１および第２のディジタル信号
の値が前記基準しきい値信号に対応するディジタル信号
の値をよぎる点を検出し、前記第２のディジタル信号の
みをしきい値誤差補正用の信号として使用する制御手段
を有する。
器におけるアナログ入力信号の量子化ステップの基準と
なるしきい値をあらかじめ備えられた基準しきい値レベ
ル発生回路の基準しきい値信号と比較して誤差を補正す
るしきい値制御回路において、 前記アナログ入力信号が所定の周期のサンプリング点で
ディジタル変換された第１および第２のディジタル信号
の値が前記基準しきい値信号に対応するディジタル信号
の値をよぎる点を検出し、前記第２のディジタル信号の
みをしきい値誤差補正用の信号として使用する制御手段
を有する。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。第１図
の実施例は従来の第２図の回路に零点検出器１と開閉器
２を追加している以外は従来例と同様の構成である。第
１図において、入力端子３から入力されるアナログ信号
Ａ１はＡ−Ｄ変換器４によりディジタル信号Ａ２に変更
された後に３系統に分岐される。第１の系統のディジタ
ル信号Ａ２−１は、基準レベル発生器６からのディジタ
ル信号Ｃ１とともに零点検出器１に入力されて後述する
零点を検出し、開閉器２の制御信号Ｄ１を出力する。第
２の系統のディジタル信号Ａ２−２は開閉器２に入力さ
れ、制御信号Ｄ１により、例えばゲートを閉じて必要な
情報のみが選択通過して積分器５に入力される。積分器
出力のディジタル信号Ｂ２は減算器７により基準レベル
のディジタル信号Ｃ１と減算が行なわれ、しきい値誤差
信号Ｂ３となる。また、第３の系統のディジタル信号Ａ
２はしきい値誤差信号Ｂ３と加算器８により加算が行な
われ、しきい値のずれが補正された信号Ａ３となり出力
端子９より出力される。
の実施例は従来の第２図の回路に零点検出器１と開閉器
２を追加している以外は従来例と同様の構成である。第
１図において、入力端子３から入力されるアナログ信号
Ａ１はＡ−Ｄ変換器４によりディジタル信号Ａ２に変更
された後に３系統に分岐される。第１の系統のディジタ
ル信号Ａ２−１は、基準レベル発生器６からのディジタ
ル信号Ｃ１とともに零点検出器１に入力されて後述する
零点を検出し、開閉器２の制御信号Ｄ１を出力する。第
２の系統のディジタル信号Ａ２−２は開閉器２に入力さ
れ、制御信号Ｄ１により、例えばゲートを閉じて必要な
情報のみが選択通過して積分器５に入力される。積分器
出力のディジタル信号Ｂ２は減算器７により基準レベル
のディジタル信号Ｃ１と減算が行なわれ、しきい値誤差
信号Ｂ３となる。また、第３の系統のディジタル信号Ａ
２はしきい値誤差信号Ｂ３と加算器８により加算が行な
われ、しきい値のずれが補正された信号Ａ３となり出力
端子９より出力される。
次に本実施例の動作を、さらに第２図（ａ）（ｂ）、（
ｃ）の説明図および第４図と対比して説明する。第２図
（ａ＞、（ｂ）に示すアナログ入力信号Ａとサンブリン
ク点に付いては第４図＜ａ）、（ｂ）と同様である。本
実施例の零点検出器１は、第２図（ｃ）に示すようにア
ナログ入力信号Ａ１の波形がしきい値レベルをよぎる点
を検出している。具体的には零点検出器ｌに入力するデ
ィジタル信号Ａ２−１である２優待号と基準レベル発生
器６のディジタル信号Ｃ１の２優待号、すなわち基準の
しきい値２値打号とを入力して、ディジタル信号Ａ２−
１がディジタル信号ＣＩをよぎる点を検出する。今、４
ビツト構成の２優待号を例にとると、基準のしきい値２
値打号（Ｃ１に対応）が“１０００” （レベル８に対
応）とすると、入力する２優待号（Ａ２−１に対応）が
“０１１１”（７に対応）の次に“１００１” （９に
対応）が入力されたとすると、入力信号がしきい値レベ
ルをよぎったと判定して制御信号Ｄ１を出力する。開閉
器２は制御信号Ｄ１により、その直後のサンプリング点
、すなわち第２図（ｃ）に示すサンプリングＮｏ２，３
，６，８゜１３．１４の信号だけを積分器５に入力する
。したがって、第４図に示す一レベル等が連続するよう
なサンプリング点は入力されず、第２図（ｄ）に示すよ
うに、真値のしきい値誤差信号Ｂ３を生成して正しい制
御が行なわれる。
ｃ）の説明図および第４図と対比して説明する。第２図
（ａ＞、（ｂ）に示すアナログ入力信号Ａとサンブリン
ク点に付いては第４図＜ａ）、（ｂ）と同様である。本
実施例の零点検出器１は、第２図（ｃ）に示すようにア
ナログ入力信号Ａ１の波形がしきい値レベルをよぎる点
を検出している。具体的には零点検出器ｌに入力するデ
ィジタル信号Ａ２−１である２優待号と基準レベル発生
器６のディジタル信号Ｃ１の２優待号、すなわち基準の
しきい値２値打号とを入力して、ディジタル信号Ａ２−
１がディジタル信号ＣＩをよぎる点を検出する。今、４
ビツト構成の２優待号を例にとると、基準のしきい値２
値打号（Ｃ１に対応）が“１０００” （レベル８に対
応）とすると、入力する２優待号（Ａ２−１に対応）が
“０１１１”（７に対応）の次に“１００１” （９に
対応）が入力されたとすると、入力信号がしきい値レベ
ルをよぎったと判定して制御信号Ｄ１を出力する。開閉
器２は制御信号Ｄ１により、その直後のサンプリング点
、すなわち第２図（ｃ）に示すサンプリングＮｏ２，３
，６，８゜１３．１４の信号だけを積分器５に入力する
。したがって、第４図に示す一レベル等が連続するよう
なサンプリング点は入力されず、第２図（ｄ）に示すよ
うに、真値のしきい値誤差信号Ｂ３を生成して正しい制
御が行なわれる。
以上説明したように本発明は、従来のしきい値制御回路
に零点検出器とこの零点検出器により制御される開閉器
とを設ける事により、しきい値誤差を正しく補正するこ
とができる効果がある。したがって前述の例えばディジ
タル復調器の軟判定識別等にも使用できるという効果が
ある。
に零点検出器とこの零点検出器により制御される開閉器
とを設ける事により、しきい値誤差を正しく補正するこ
とができる効果がある。したがって前述の例えばディジ
タル復調器の軟判定識別等にも使用できるという効果が
ある。
第１図は本発明の一実施例のブロック図、第２図（ａ）
−（ｄ）は本実施例の説明図、第３図は従来のしきい値
制御回路のブロック図、第４図は従来例の説明図である
。 １・・・零点検出器、２・・・開閉器、３・・・入力端
子、４・・・Ａ −Ｄ変換器、５・・・積分器、６・・
・基準レベル発生器、 ７・・・減算器、 ８・・・加算器、 ９・・・出力端 子。
−（ｄ）は本実施例の説明図、第３図は従来のしきい値
制御回路のブロック図、第４図は従来例の説明図である
。 １・・・零点検出器、２・・・開閉器、３・・・入力端
子、４・・・Ａ −Ｄ変換器、５・・・積分器、６・・
・基準レベル発生器、 ７・・・減算器、 ８・・・加算器、 ９・・・出力端 子。
Claims (1)
- 【特許請求の範囲】 １、アナログディジタル変換器におけるアナログ入力信
号の量子化ステップの基準となるしきい値をあらかじめ
備えられた基準しきい値レベル発生回路の基準しきい値
信号と比較して誤差を補正するしきい値制御回路におい
て、 前記アナログ入力信号が所定の周期のサンプリング点で
ディジタル変換された第１および第２のディジタル信号
の値が前記基準しきい値信号に対応するディジタル信号
の値をよぎる点を検出し、前記第２のディジタル信号の
みをしきい値誤差補正用の信号として使用する制御手段
を有することを特徴とするしきい値制御回路。 ２、前記制御手段が前記Ａ−Ｄ変換器出力のディジタル
信号における第１の分岐信号を入力し前記基準しきい値
レベル発生回路の基準しきい値信号と比較し制御信号を
出力する零点検出器と、前記Ａ−Ｄ変換器出力のディジ
タル信号における第２の分岐信号を入力し前記制御信号
が入力された時点のみ第２の分岐信号を通過させる開閉
器とを有することを特徴とする請求項１記載のしきい値
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26979190A JP2689714B2 (ja) | 1990-10-08 | 1990-10-08 | しきい値制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26979190A JP2689714B2 (ja) | 1990-10-08 | 1990-10-08 | しきい値制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04145724A true JPH04145724A (ja) | 1992-05-19 |
| JP2689714B2 JP2689714B2 (ja) | 1997-12-10 |
Family
ID=17477212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26979190A Expired - Fee Related JP2689714B2 (ja) | 1990-10-08 | 1990-10-08 | しきい値制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2689714B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003026239A1 (en) * | 2001-09-13 | 2003-03-27 | Mitsubishi Denki Kabushiki Kaisha | Optical reception apparatus |
-
1990
- 1990-10-08 JP JP26979190A patent/JP2689714B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003026239A1 (en) * | 2001-09-13 | 2003-03-27 | Mitsubishi Denki Kabushiki Kaisha | Optical reception apparatus |
| US7239673B2 (en) | 2001-09-13 | 2007-07-03 | Mitsubishi Denki Kabashiki Kaisha | Optical reception apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2689714B2 (ja) | 1997-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222477B1 (en) | Cascade A/D converter | |
| JPH05235763A (ja) | アナログ−ディジタル変換器 | |
| US4805192A (en) | Method and apparatus for pulse code modulation combination chip having an improved autozero circuit | |
| GB1580447A (en) | Code converters | |
| JPS62289016A (ja) | オフセツト自動補正ａ／ｄ変換回路 | |
| JPH04145724A (ja) | しきい値制御回路 | |
| US3995218A (en) | Adaptive delta modulation system for correcting mistracking | |
| US4328584A (en) | Method and arrangement for supervising signal amplitude converters | |
| JPH028515B2 (ja) | ||
| JPS63185132A (ja) | Ｐｃｍ音声復号装置 | |
| JPH06204861A (ja) | 発振器の周波数と位相の制御方法およびその装置 | |
| JPS6037657B2 (ja) | Ｄｐｃｍ装置 | |
| JPH0690168A (ja) | Ａ／ｄ変換回路 | |
| JPH07307672A (ja) | 波形変調復調回路 | |
| JPS6255736B2 (ja) | ||
| SU1027814A2 (ru) | Аналого-цифровой преобразователь | |
| JPS61107831A (ja) | 信号処理装置 | |
| JP3268867B2 (ja) | デジタルサーボ装置 | |
| JPS62216425A (ja) | 予測符号化装置 | |
| JP2612061B2 (ja) | ミューティング回路 | |
| JPH066216A (ja) | ビット長拡張装置 | |
| JPS61174849A (ja) | プリアンブル検出装置 | |
| JPS62142419A (ja) | 符号化・復号化回路 | |
| JPH06152409A (ja) | オフセット補償回路 | |
| JPH0878956A (ja) | 信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |