JPH04147665A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04147665A JPH04147665A JP2272764A JP27276490A JPH04147665A JP H04147665 A JPH04147665 A JP H04147665A JP 2272764 A JP2272764 A JP 2272764A JP 27276490 A JP27276490 A JP 27276490A JP H04147665 A JPH04147665 A JP H04147665A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- oxide film
- layer
- capacitor
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims abstract description 3
- 239000003990 capacitor Substances 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 2
- 238000010030 laminating Methods 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にキャパシタを含む
半導体集積回路に関するものである。
半導体集積回路に関するものである。
従来技術による半導体集積回路におけるキャパシタにつ
いて、第５図を参照して説明する。
いて、第５図を参照して説明する。
キャパシタは半導体基板工に形成された平坦なフィール
ド酸化膜２の上に、誘電体となる層間絶縁膜５をはさん
で第１配線４と第２配線６とが形成されている。
ド酸化膜２の上に、誘電体となる層間絶縁膜５をはさん
で第１配線４と第２配線６とが形成されている。
真空の誘電率をε。、酸化膜の比誘電率をε１、絶縁膜
の化膜の厚さをｄ１電極の対向面積をＳとすれば静電容
量Ｃは電極の対向面積に比例で与えられる。
の化膜の厚さをｄ１電極の対向面積をＳとすれば静電容
量Ｃは電極の対向面積に比例で与えられる。
したがって大容量のキャパシタを必要とするときは、素
子面積が大きくなり高集積化にとって不利になるという
欠点がある。
子面積が大きくなり高集積化にとって不利になるという
欠点がある。
本発明の半導体集積回路は、拡散層形成済みの半導体基
板の、薄い酸化膜と厚い酸化膜とが互いに隣接した段差
のある面上に、下層配線、絶縁層、上層配線が順次積層
されているものである。
板の、薄い酸化膜と厚い酸化膜とが互いに隣接した段差
のある面上に、下層配線、絶縁層、上層配線が順次積層
されているものである。
本発明の第１の実施例について、第１図とそのＡ−Ｂ断
面図である第２図とを参照して説明する。
面図である第２図とを参照して説明する。
第２図に示すように、フィールド酸化膜２のあるところ
は凸部に、ゲート酸化膜３のところは凹部となっている
。第１配線４および第２配線６は層間絶縁膜５を誘電体
として、凹凸に応じて起伏が生じてコンデンサを構成し
ている。
は凸部に、ゲート酸化膜３のところは凹部となっている
。第１配線４および第２配線６は層間絶縁膜５を誘電体
として、凹凸に応じて起伏が生じてコンデンサを構成し
ている。
層間絶縁膜５の比誘電率をε４、厚さをｄｌとし、第１
配線４と第２配線６との対向面積を８１とすると第１配
線４、第２配線６間の静電容量Ｃ１は、 で与えられる。第１図から Ｓ １ ＝ （π ｒ ＋ 、ｅ ） ・ ｙ
［ｍ２ コ （３）となる。
配線４と第２配線６との対向面積を８１とすると第１配
線４、第２配線６間の静電容量Ｃ１は、 で与えられる。第１図から Ｓ １ ＝ （π ｒ ＋ 、ｅ ） ・ ｙ
［ｍ２ コ （３）となる。
つぎに本発明の第２の実施例について、第３図とそのＡ
−Ｂ断面図である第４図とを参照して説明する。
−Ｂ断面図である第４図とを参照して説明する。
第４図における第１配線４と第２配線６との対向面積を
Ｓ、、とすると、その静電容量Ｃｒｌは、で与えられる
。第１図から Ｓｔ”（ｎ π ｒ ＋ Σ ！ 、、 ） ・
ｙ、、 ［ｍ２ コ （５）となる。
Ｓ、、とすると、その静電容量Ｃｒｌは、で与えられる
。第１図から Ｓｔ”（ｎ π ｒ ＋ Σ ！ 、、 ） ・
ｙ、、 ［ｍ２ コ （５）となる。
第１の実施例の場合、式（２）で与えられる静電容量を
得ることができ、従来例に対しての静電容量を得ること
ができる。
得ることができ、従来例に対しての静電容量を得ること
ができる。
第２の実施例の場合、式（５）で与えられる静電容量を
得ることができ、従来例に対しての静電容量を得ること
ができる。ｒに対し！およびΣ１ｖｌが十分小さければ
、およそ２／πの面積で同等の静電容量が得られ、コン
デンサの占有する面積を縮小することができる。
得ることができ、従来例に対しての静電容量を得ること
ができる。ｒに対し！およびΣ１ｖｌが十分小さければ
、およそ２／πの面積で同等の静電容量が得られ、コン
デンサの占有する面積を縮小することができる。
第１図は本発明の第１の実施例を示す平面図、第２図は
第１図のＡ−Ｂ断面図、第３図は本発明の第２の実施例
を示す平面図、第４図は第３図のＡ−Ｂ断面図、第５図
は従来技術による半導体集積回路のキャパシタ部を示す
断面図である。 １・・・半導体基板、２・・・フィールド酸化膜、３・
・・ゲート酸化膜、４・・・第１配線、５・・・層間絶
縁膜、６・・・第２配線。
第１図のＡ−Ｂ断面図、第３図は本発明の第２の実施例
を示す平面図、第４図は第３図のＡ−Ｂ断面図、第５図
は従来技術による半導体集積回路のキャパシタ部を示す
断面図である。 １・・・半導体基板、２・・・フィールド酸化膜、３・
・・ゲート酸化膜、４・・・第１配線、５・・・層間絶
縁膜、６・・・第２配線。
Claims (1)
- 拡散層形成済みの半導体基板の、薄い酸化膜と厚い酸化
膜とが互いに隣接した段差のある面上に、下層配線、絶
縁層、上層配線が順次積層されていることを特徴とする
半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2272764A JPH04147665A (ja) | 1990-10-11 | 1990-10-11 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2272764A JPH04147665A (ja) | 1990-10-11 | 1990-10-11 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04147665A true JPH04147665A (ja) | 1992-05-21 |
Family
ID=17518419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2272764A Pending JPH04147665A (ja) | 1990-10-11 | 1990-10-11 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04147665A (ja) |
-
1990
- 1990-10-11 JP JP2272764A patent/JPH04147665A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420449A (en) | Capacitor for a semiconductor device | |
| KR970705175A (ko) | 누설 전류가 감소된 앤티퓨즈 구조 및 제조 방법(Reduced Leakage Antifuse Structure and Fabrication Method) | |
| JPH11168182A (ja) | 積層フリンジ集積回路コンデンサー | |
| KR920001716A (ko) | 디램셀의 적층형 캐패시터의 구조 및 제조방법 | |
| JPH0577340B2 (ja) | ||
| KR960012465A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JPH04147665A (ja) | 半導体集積回路 | |
| JPH0473960A (ja) | 半導体集積回路 | |
| JPH0247862A (ja) | 半導体集積回路装置 | |
| JPS59104156A (ja) | 多層キヤパシタ | |
| JPH07294959A (ja) | 光弁用半導体装置 | |
| JPH07135296A (ja) | 半導体集積回路装置 | |
| JPH03257856A (ja) | 半導体装置 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPH0456264A (ja) | 半導体集積回路装置 | |
| JPH0575021A (ja) | 半導体装置 | |
| JPH04164364A (ja) | 半導体装置 | |
| JPH0223646A (ja) | 半導体装置 | |
| JP2762827B2 (ja) | 半導体装置 | |
| JPH03139876A (ja) | 半導体装置の製造方法 | |
| JPH04158567A (ja) | キャパシタンス素子 | |
| JPS61187357A (ja) | 半導体装置 | |
| JPH01286368A (ja) | 絶縁ゲート形電界効果トランジスタ | |
| JPS61198660A (ja) | 半導体集積回路のｍｉｍ容量 | |
| JPH06350047A (ja) | 半導体メモリ装置 |