JPH04148331A - マイクロコンピユータ - Google Patents
マイクロコンピユータInfo
- Publication number
- JPH04148331A JPH04148331A JP2274078A JP27407890A JPH04148331A JP H04148331 A JPH04148331 A JP H04148331A JP 2274078 A JP2274078 A JP 2274078A JP 27407890 A JP27407890 A JP 27407890A JP H04148331 A JPH04148331 A JP H04148331A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- data
- rom
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマイクロコンピュータに関し、特に命令デコ
ードに関する本のである。
ードに関する本のである。
第２図は従来のマイクロコンピュータのブロック図であ
り、図において、（１）はプログラムカウンタ、（２）
は記憶装置（以下ＲＯＭと言う）、（３）はインストラ
クションデコーダである。
り、図において、（１）はプログラムカウンタ、（２）
は記憶装置（以下ＲＯＭと言う）、（３）はインストラ
クションデコーダである。
次に動作について説明する。プログラムカウンタ（１）
は、インクリメント動作をしてお、９、ＲＯＭ（２）の
番地を指定している。ＲＯＭ （２）のうち指定された
番地のデータが出力され、インストラクションデコーダ
（３）へと入力される。インストラクションデコーダ（
３）ｒｉＲＯＭ （２）の出力データをデコードし、マ
イクロコンピュータの動作を制御する信号を出力する。
は、インクリメント動作をしてお、９、ＲＯＭ（２）の
番地を指定している。ＲＯＭ （２）のうち指定された
番地のデータが出力され、インストラクションデコーダ
（３）へと入力される。インストラクションデコーダ（
３）ｒｉＲＯＭ （２）の出力データをデコードし、マ
イクロコンピュータの動作を制御する信号を出力する。
従来のマイクロコンピュータは以上のように構成されて
いるので、ＲＯＭ効率を上げるために、ＲＯＭｒｃサブ
〜−チン命令等を使用していた。しかし、サブルーチン
の動作は、プログラムカウンタの待避等の動作が必要で
あり、多用すると処理スピードが遅くなるという問題点
がめった。
いるので、ＲＯＭ効率を上げるために、ＲＯＭｒｃサブ
〜−チン命令等を使用していた。しかし、サブルーチン
の動作は、プログラムカウンタの待避等の動作が必要で
あり、多用すると処理スピードが遅くなるという問題点
がめった。
この発明に係るマイクロコンピュータ１１．ＲＯＭのデ
ータを一方の入力とし、他方の入力をＲＯＭ以外の専用
メモリのデータの出力とした比較器をもち、比較結果が
一致の場合、プログラムカウンタをストップし、専用メ
モリの出力をインストラクションデコーダの入力とする
ようにしたものである。
ータを一方の入力とし、他方の入力をＲＯＭ以外の専用
メモリのデータの出力とした比較器をもち、比較結果が
一致の場合、プログラムカウンタをストップし、専用メ
モリの出力をインストラクションデコーダの入力とする
ようにしたものである。
この発明におけるマイクロコンピュータは、専用メモリ
に格納した先頭アドレスのデータがＲＯ罵データの出力
と一致すると、専用メモリよシのデータが命令デコーダ
に入りはじめる。
に格納した先頭アドレスのデータがＲＯ罵データの出力
と一致すると、専用メモリよシのデータが命令デコーダ
に入りはじめる。
以下、この発明の一実施例を図について説明する。ｊｉ
！１図において、（１）はプログラムカウンタ、（２）
はＲＯＭ、（３）はＲＯＭのデータをデコードし命令の
実行をおこなうインストラクションデコーダ、（４）
ｒｔ専用メモ！ｊ、（６）は専用メモリの出力アドレス
を指定するカウンタ、（５）は専用メモリの出力とＲＯ
Ｍ （２）の出力の一致ｆ：検出する丸めの比較器でめ
る０ 次に動作について説明する。プログラムカウンタ（１）
は、ＲＯＭ （２）の番地を指定し、指定式れた番地の
内容がＲＯＭ （２）よ多出力される０出力されたデー
タは、インストラクションデコーダ（３）の入力となる
が、同時に比較器（５）の入力ともなり、専用メモリ（
４）よりｍ力されているデータとＲＯＭ （２）のデー
タが一致した場合には、比較器（５ンの出力によシ、プ
ログラムカウンタ（１）のインクリメントを停止し、カ
ウンタ（６）をインクリメントしはじめる。
！１図において、（１）はプログラムカウンタ、（２）
はＲＯＭ、（３）はＲＯＭのデータをデコードし命令の
実行をおこなうインストラクションデコーダ、（４）
ｒｔ専用メモ！ｊ、（６）は専用メモリの出力アドレス
を指定するカウンタ、（５）は専用メモリの出力とＲＯ
Ｍ （２）の出力の一致ｆ：検出する丸めの比較器でめ
る０ 次に動作について説明する。プログラムカウンタ（１）
は、ＲＯＭ （２）の番地を指定し、指定式れた番地の
内容がＲＯＭ （２）よ多出力される０出力されたデー
タは、インストラクションデコーダ（３）の入力となる
が、同時に比較器（５）の入力ともなり、専用メモリ（
４）よりｍ力されているデータとＲＯＭ （２）のデー
タが一致した場合には、比較器（５ンの出力によシ、プ
ログラムカウンタ（１）のインクリメントを停止し、カ
ウンタ（６）をインクリメントしはじめる。
カウンタ（６）は専用メモリ（４）の番地指定をしてお
９、カウンタ（６）をインクリメントすることで、一連
のデータをインストラクションデコーダ（３）に入力す
せる。カウンタ（６）がオーバフローすると、カウンタ
（６）のインクリメントを停止し、プログラムカウンタ
（１）のインクリメントを再開する。
９、カウンタ（６）をインクリメントすることで、一連
のデータをインストラクションデコーダ（３）に入力す
せる。カウンタ（６）がオーバフローすると、カウンタ
（６）のインクリメントを停止し、プログラムカウンタ
（１）のインクリメントを再開する。
以上のように、この発明によれば、ＲＯＭ以外のメモリ
に格納した命令群を、ＲＯＭの出力にかわシインヌトフ
クションテ°コーダの入力とできるので、ＲＯＭのデー
タとして、専用メモリに格納された命令群を１つの命令
として書きこむため、ＲＯＭ効率がよくなる。また、サ
ブルーチン命令とは異なり、プログラムカウンタのアド
レスの待避命令などに必要な時間が不必要なため、高速
処理が可能となる。このような機能は特に、割シ込み発
生時のレジヌタ等のデータの待避命令を格納するのに有
効である。
に格納した命令群を、ＲＯＭの出力にかわシインヌトフ
クションテ°コーダの入力とできるので、ＲＯＭのデー
タとして、専用メモリに格納された命令群を１つの命令
として書きこむため、ＲＯＭ効率がよくなる。また、サ
ブルーチン命令とは異なり、プログラムカウンタのアド
レスの待避命令などに必要な時間が不必要なため、高速
処理が可能となる。このような機能は特に、割シ込み発
生時のレジヌタ等のデータの待避命令を格納するのに有
効である。
第１図はこの発明の一実施例のマイクロコンピュータの
命令実行機能のブロック図、第２図は従来のマイクロコ
ンピュータのブロック図である。 図において、（１）はプログラムカウンタ、（２）ｆｌ
ＲＯＭ、（３）はインストラクションデコーダ、（４）
は専用メモリ、（５）は比較器、（６）はカウンタであ
る。 なお１図中、同−符８は同一、又は相当部分を示す。
命令実行機能のブロック図、第２図は従来のマイクロコ
ンピュータのブロック図である。 図において、（１）はプログラムカウンタ、（２）ｆｌ
ＲＯＭ、（３）はインストラクションデコーダ、（４）
は専用メモリ、（５）は比較器、（６）はカウンタであ
る。 なお１図中、同−符８は同一、又は相当部分を示す。
Claims (1)
- 記憶装置と上記記憶装置の番地を指定するプログラムカ
ウンタと、上記記憶装置より呼び出されたデータをデコ
ードするインストラクションデコーダを有するマイクロ
コンピュータにおいて、上記記憶装置とは別の専用記憶
装置と上記記憶装置より出力されたデータと上記専用記
憶装置のデータを比較する比較器を設け、上記比較器の
出力は上記２つのデータが一致した時、上記プログラム
カウンタのインクリメントを停止し、上記専用記憶装置
のアドレスを指定するカウンタをインクリメントすると
ともに、上記専用記憶装置の内容をインストラクション
デコーダの入力とすることを特徴とするマイクロコンピ
ュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2274078A JPH04148331A (ja) | 1990-10-11 | 1990-10-11 | マイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2274078A JPH04148331A (ja) | 1990-10-11 | 1990-10-11 | マイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04148331A true JPH04148331A (ja) | 1992-05-21 |
Family
ID=17536672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2274078A Pending JPH04148331A (ja) | 1990-10-11 | 1990-10-11 | マイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04148331A (ja) |
-
1990
- 1990-10-11 JP JP2274078A patent/JPH04148331A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04148331A (ja) | マイクロコンピユータ | |
| JPH01124049A (ja) | マイクロプロセッサ | |
| JPH01205343A (ja) | 電子計算機システムにおけるプロセスの中断再開方式 | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| KR920003909B1 (ko) | 디버깅지원회로 | |
| JPH02173826A (ja) | データ処理装置 | |
| JPS62156738A (ja) | プログラム制御装置 | |
| JPH0259933A (ja) | マイクロプロセッサ | |
| JP3239042B2 (ja) | マイクロコンピュータ | |
| JPS5829051A (ja) | 演算処理装置 | |
| JPS623345A (ja) | 割込方式 | |
| JPH02173828A (ja) | 割込み処理方式 | |
| JPH02103643A (ja) | デバッグ用割込発生回路 | |
| JPS6074023A (ja) | 変数チエツク方式 | |
| JPH04180126A (ja) | プログラム制御装置 | |
| JPS63101966A (ja) | ベクトル処理装置 | |
| KR920010439A (ko) | 정보처리시스템 | |
| JPH01222328A (ja) | データ処理方式 | |
| JPH05108342A (ja) | プログラマブル制御装置 | |
| JPS58225440A (ja) | メモリ制御装置 | |
| JPH0353348A (ja) | マイクロプログラムのデバッグ方式 | |
| JPS62127951A (ja) | 割込み情報セ−ブ装置 | |
| JPH03129536A (ja) | ブレークアドレス検出装置 | |
| JPS6380335A (ja) | バツクグランドジヨブ起動方式 | |
| JPS61221835A (ja) | 記憶装置制御方式 |