JPH0414901A - 波形発生装置 - Google Patents
波形発生装置Info
- Publication number
- JPH0414901A JPH0414901A JP2117553A JP11755390A JPH0414901A JP H0414901 A JPH0414901 A JP H0414901A JP 2117553 A JP2117553 A JP 2117553A JP 11755390 A JP11755390 A JP 11755390A JP H0414901 A JPH0414901 A JP H0414901A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- data
- output
- clock
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、波形発生装置に関するものであり、詳しくは
、出力波形の切換の改善に関するものである。
、出力波形の切換の改善に関するものである。
〈従来の技術〉
波形発生装置を用いて測定を行うのにあたって、複数種
類の波形を連続的に切り換えて測定対象物に与えたい場
合がある。
類の波形を連続的に切り換えて測定対象物に与えたい場
合がある。
このような目的に適合するものとして、従来から第４図
〜第６図に示すような構成の装置が提案されている。
〜第６図に示すような構成の装置が提案されている。
■第１従来例
第４図において、複数個の波形メモリ１にはそれぞれ異
なる出力波形Ａ、Ｂ、Ｃ１・・・に対応した波形データ
が格納され、これら各波形メモリ１には波形データを読
み出すためにアドレス発生部２から共通のアドレスが加
えられている。各波形メモリ１から読み出された波形デ
ータはそれぞれ対応するマルチプレクサ３に加えられて
Ｎ倍の高速波形データに変換される。各マルチプレクサ
３の出力データはそれぞれ対応するＤ／Ａ変換器４に加
えられてアナログ出力波形Ａ、Ｂ、Ｃ，・・・に変換さ
れる。各Ｄ／Ａ変換器４の出力波形Ａ、Ｂ。
なる出力波形Ａ、Ｂ、Ｃ１・・・に対応した波形データ
が格納され、これら各波形メモリ１には波形データを読
み出すためにアドレス発生部２から共通のアドレスが加
えられている。各波形メモリ１から読み出された波形デ
ータはそれぞれ対応するマルチプレクサ３に加えられて
Ｎ倍の高速波形データに変換される。各マルチプレクサ
３の出力データはそれぞれ対応するＤ／Ａ変換器４に加
えられてアナログ出力波形Ａ、Ｂ、Ｃ，・・・に変換さ
れる。各Ｄ／Ａ変換器４の出力波形Ａ、Ｂ。
Ｃ１・・・は切換スイッチ５の対応する固定接点に加え
られている。この切換スイッチ５の可動接点はコントロ
ール部６により外部信号に同期して切り換えられる。
られている。この切換スイッチ５の可動接点はコントロ
ール部６により外部信号に同期して切り換えられる。
これにより、出力端子７には切換スイッチ５の切り換え
に応じて複数種類の波形が選択的に出力されることにな
る。
に応じて複数種類の波形が選択的に出力されることにな
る。
■第２従来例
第５図において、波形メモリ８には複数種類の波形デー
タＡ、Ｂ、Ｃ，・・・が格納され、この波形メモリ８に
は波形データを読み出すためのアドレスがアドレス発生
部９から加えられている。アドレス発生部９はコントロ
ール部１０に加えられる外部信号に同期して所望の波形
データか格納されている領域をアクセスするようにアド
レスを切り換えて出力する。波形メモリ８から読み出さ
れた波形データはマルチプレクサ１１に加えられてＮ倍
の高速波形データに変換される。マルチグしタサ１１の
出力データはＤ／Ａ変換器１２に加えられてアナログ出
力波形に変換され、出力端子１３に出力される。
タＡ、Ｂ、Ｃ，・・・が格納され、この波形メモリ８に
は波形データを読み出すためのアドレスがアドレス発生
部９から加えられている。アドレス発生部９はコントロ
ール部１０に加えられる外部信号に同期して所望の波形
データか格納されている領域をアクセスするようにアド
レスを切り換えて出力する。波形メモリ８から読み出さ
れた波形データはマルチプレクサ１１に加えられてＮ倍
の高速波形データに変換される。マルチグしタサ１１の
出力データはＤ／Ａ変換器１２に加えられてアナログ出
力波形に変換され、出力端子１３に出力される。
■第３従来例
第６図において、第４図と同一部分には同一符号を付け
ている。第６図では、各マルチプレクサ３の出力データ
はデータセレクタ１４に加えられている。データセレク
タ１４はコントロール部１５に加えられる外部信号に同
期して所望のマルチプレクサ３の出力データを選択して
Ｄ／Ａ変換器１６に出力する。これにより、出力端子１
７にはデータセレクタ】４の選択に応じて複数種類の波
形が出力されることになる。
ている。第６図では、各マルチプレクサ３の出力データ
はデータセレクタ１４に加えられている。データセレク
タ１４はコントロール部１５に加えられる外部信号に同
期して所望のマルチプレクサ３の出力データを選択して
Ｄ／Ａ変換器１６に出力する。これにより、出力端子１
７にはデータセレクタ】４の選択に応じて複数種類の波
形が出力されることになる。
〈発明が解決しようとする課題〉
しかし、第１従来例によれば、切換スイッチ５の切換動
作に起因する時間遅れがある（例えばリレーを用いても
ｍｓオーターは発生する）ことから、出力端子７に出力
される信号波形にスパイクが発生したり、出力信号が不
連続になってしまうという問題がある。
作に起因する時間遅れがある（例えばリレーを用いても
ｍｓオーターは発生する）ことから、出力端子７に出力
される信号波形にスパイクが発生したり、出力信号が不
連続になってしまうという問題がある。
一方、第２従来例によれば、マルチプレクサでデータを
高速化していることから、メモリのアドレスの切り換え
は各波形データの終りでしか行えず、高速に任意の時点
で行うことはできない。
高速化していることから、メモリのアドレスの切り換え
は各波形データの終りでしか行えず、高速に任意の時点
で行うことはできない。
さらに、第３従来例によれば、高速に任意の時点で切り
換えられるものの、Ｄ／Ａ変換器の後段にはフィルタ、
アンプ、アッテネータなどが接続されることから、Ｄ／
Ａ変換器１６から出力される出力信号はこれら後段に接
続される回路要素が共通に使用できる信号に制限される
ことになり、出力信号の種類の自由度が低くなる。
換えられるものの、Ｄ／Ａ変換器の後段にはフィルタ、
アンプ、アッテネータなどが接続されることから、Ｄ／
Ａ変換器１６から出力される出力信号はこれら後段に接
続される回路要素が共通に使用できる信号に制限される
ことになり、出力信号の種類の自由度が低くなる。
本発明は、これらの点に着目したものであり、その目的
は、複数種類の波形が高速で連続した波形として任意の
時点で切り換えながら出力できる波形発生装置を捷供す
ることにある。
は、複数種類の波形が高速で連続した波形として任意の
時点で切り換えながら出力できる波形発生装置を捷供す
ることにある。
く課題を解決するための手段〉
本発明の波形発生装置は、
任意の波形データが格納された複数個の波形メモリと、
これら波形メモリから波形データを読み出すためのアド
レスを各波形メモリに共通に与えるアドレス発生部と、 一方の入力端子は対応する波形メモリから読み出される
波形データが入力され、他方の入力端子には０■に相当
する基準データが共通に入力された複数個のデータセレ
クタと、 これらデータセレクタから選択的に波形メモリの波形デ
ータが出力されるように副脚するセレクタ制鄭部と、 各データセレクタから出力されるデータを個別にアナロ
グ信号に変換する複数個のＤ／Ａ変換器と、 これら各Ｄ／Ａ変換器の出力信号を加算する加算器と、 各部に共通のクロックを与えるクロック発生部、とで構
成されたことを特徴とする。
レスを各波形メモリに共通に与えるアドレス発生部と、 一方の入力端子は対応する波形メモリから読み出される
波形データが入力され、他方の入力端子には０■に相当
する基準データが共通に入力された複数個のデータセレ
クタと、 これらデータセレクタから選択的に波形メモリの波形デ
ータが出力されるように副脚するセレクタ制鄭部と、 各データセレクタから出力されるデータを個別にアナロ
グ信号に変換する複数個のＤ／Ａ変換器と、 これら各Ｄ／Ａ変換器の出力信号を加算する加算器と、 各部に共通のクロックを与えるクロック発生部、とで構
成されたことを特徴とする。
く作用〉
各Ｄ／Ａ変換器にはそれぞれに対応したデータセレクタ
から所望の波形データまたはＯＶに相当する基準データ
が入力されてアナログ信号に変換され、これらアナログ
信号は加算器で加算されて出力端子に出力される。
から所望の波形データまたはＯＶに相当する基準データ
が入力されてアナログ信号に変換され、これらアナログ
信号は加算器で加算されて出力端子に出力される。
これにより、基準データが選択された系統の出力信号は
０■になることから出力波形に実質的な影響を与えるこ
とはなく、波形データが選択された系統の出力波形が加
算されて出力されることになる。そして、各回路は共通
のクロックで駆動されるので、出力波形は連続したもの
になる。
０■になることから出力波形に実質的な影響を与えるこ
とはなく、波形データが選択された系統の出力波形が加
算されて出力されることになる。そして、各回路は共通
のクロックで駆動されるので、出力波形は連続したもの
になる。
〈実施例〉
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明の原理説明図であり、第４図と同一部分
には同一符号を付けている。図において、波形メモリ１
にはそれぞれ任意の波形データか格納されていて、これ
ら波形メモリ１には波形デ夕を読み出すためのアドレス
がアドレス発生部２から共通に与えられる。各波形メモ
リ１から読み出される波形データは対応するデータセレ
クタ１８の一方の入力端子に入力される。各データセレ
クタ１８の他方の入力端子には出力信号のＯＶに相当す
る基準データが共通に入力される。これらデータセレク
タ１８は、外部信号に従って選択的に波形メモリ１の波
形データを出力するようにセレクタ制御部１９で制御さ
れる。各データセレクタ１８から出力されるデータは個
別にＤ／Ａ変換器４に加えられてアナログ信号に変換さ
れる。これら各Ｄ／Ａ変換器４の出力信号は加算器２０
に加えられて加算される。この加算器２０の出力信号は
アンプ２１を介して出力端子２２に出力される。これら
各部にはクロック発生部２３から共通のクロックか与え
られていて、一定のタイミングで同期しながら動作する
。
には同一符号を付けている。図において、波形メモリ１
にはそれぞれ任意の波形データか格納されていて、これ
ら波形メモリ１には波形デ夕を読み出すためのアドレス
がアドレス発生部２から共通に与えられる。各波形メモ
リ１から読み出される波形データは対応するデータセレ
クタ１８の一方の入力端子に入力される。各データセレ
クタ１８の他方の入力端子には出力信号のＯＶに相当す
る基準データが共通に入力される。これらデータセレク
タ１８は、外部信号に従って選択的に波形メモリ１の波
形データを出力するようにセレクタ制御部１９で制御さ
れる。各データセレクタ１８から出力されるデータは個
別にＤ／Ａ変換器４に加えられてアナログ信号に変換さ
れる。これら各Ｄ／Ａ変換器４の出力信号は加算器２０
に加えられて加算される。この加算器２０の出力信号は
アンプ２１を介して出力端子２２に出力される。これら
各部にはクロック発生部２３から共通のクロックか与え
られていて、一定のタイミングで同期しながら動作する
。
第２図は本発明の一実施例を示す構成説明図であって２
系統１．２の波形を切り換える装置の例を示したもので
あり、第１図および第４図と同一部分には同一符号を付
けている。第２図において、クロック発生部２３のクロ
ック出力は直接各系統のマルチブレフサ３．Ｄ／Ａ変換
器４．セレクタ制御部１９に加えられるとともに、分周
部２４で１／Ｎに分周されて各波形メモリ１およびアド
レス発生部２に加えられている。マルチプレクサ３は波
形メモリ１から読み出される波形データをクロック発生
部２３から加えられるクロックに従ってＮ倍に高速化す
る。
系統１．２の波形を切り換える装置の例を示したもので
あり、第１図および第４図と同一部分には同一符号を付
けている。第２図において、クロック発生部２３のクロ
ック出力は直接各系統のマルチブレフサ３．Ｄ／Ａ変換
器４．セレクタ制御部１９に加えられるとともに、分周
部２４で１／Ｎに分周されて各波形メモリ１およびアド
レス発生部２に加えられている。マルチプレクサ３は波
形メモリ１から読み出される波形データをクロック発生
部２３から加えられるクロックに従ってＮ倍に高速化す
る。
第３図は第２図の動作を説明するタイミングチャートで
ある。（ａ＞に示すクロック発生部２３の出力は分周部
２４に加えられて（ｂ）に示すようにＮ＝８に分周され
る。アドレス発生部２から出力されるアドレスは（ｃ）
に示すように分周部２４の出力の立ち上がりタイミング
に同期して更新される。このアドレス発生部２から出力
されるアドレスに従って、一方の系統１の波形メモリの
出力データは（ｄ）に示すようにｒＡＪ、ｒＢ。
ある。（ａ＞に示すクロック発生部２３の出力は分周部
２４に加えられて（ｂ）に示すようにＮ＝８に分周され
る。アドレス発生部２から出力されるアドレスは（ｃ）
に示すように分周部２４の出力の立ち上がりタイミング
に同期して更新される。このアドレス発生部２から出力
されるアドレスに従って、一方の系統１の波形メモリの
出力データは（ｄ）に示すようにｒＡＪ、ｒＢ。
の１ψに更新され、他方の系統２の波形メモリの出力デ
〜りは（ｅ）に示すように１−ＣＪ 、 ｒ Ｄ Ｊ
の順に更新される。第１系統の波形メモリから出力され
るｒ Ａ Ｊ 、 ｒ ＢＪの波形データは第１系統
のマルチプレクサに加えられて（ｆ）に示すようにｒＡ
１〜Ａ８Ｊ、’Ｂｌ〜Ｂ８．として８倍に高速化され、
第２系統の波形メモリから出力されるｒＣ，、ｒｐ、の
波形データは第２系統のマルチプレクサに加えられて（
ｇ）に示すようにｒｃ１〜Ｃ８Ｊ、’ＤＩ〜Ｄ８．とし
て８倍に高速化される。一方、セレクタ制御部１９は（
ａ＞に示すクロックとは非同期に加えられる（ｈ）に示
す外部信号に従って（ｉ）、（ｊ）に示すような各系統
のデータセレクタ１８を相補的に駆動するための制御信
号を出力する。ここで、各データセレクタ１８は（ａ）
に示すクロックに同期してデータの切換を行うようにす
る。第３図の場合、各ブタセレクタ１８はＬアクティブ
に設定されているので、第１系統のデータセレクタを駆
動する制御信号がＬレベルの区間は第１系統ではデータ
セレクタからＤ／Ａ変換器にマルチプレクサの出力デー
タが出力されて第２系統ではデータセレクタがらＤ／Ａ
変換器にＯｖの基準データが出力され、第２系統のデー
タセレクタを駆動する制御信号がＬレベルの区間は第２
系統ではデータセレクタからＤ／Ａ変換器にマルチブレ
フサの出力データが出力されて第１系統ではデータセレ
クタからはＤ／Ａ変換器に０■の基準データが出力され
る。これら各系統のＤ／Ａ変換器４の出力信号は加算器
２０に加えられて加算されるが、０■の基準データのア
ナログ変換出力は０■になるので、結果的には（ｋ）に
示すように他方の系統のマルチブレフサの出力データの
アナログ変換出力が加算出力となる。すなわち、第３図
の場合には、「Ａ１゜Ａ２Ｊ、ｒＣ３〜Ｃ８，Ｄｉ Ｊ
、’８２〜Ｂ６Ｊの順序で波形の切換が行われること
になる。
〜りは（ｅ）に示すように１−ＣＪ 、 ｒ Ｄ Ｊ
の順に更新される。第１系統の波形メモリから出力され
るｒ Ａ Ｊ 、 ｒ ＢＪの波形データは第１系統
のマルチプレクサに加えられて（ｆ）に示すようにｒＡ
１〜Ａ８Ｊ、’Ｂｌ〜Ｂ８．として８倍に高速化され、
第２系統の波形メモリから出力されるｒＣ，、ｒｐ、の
波形データは第２系統のマルチプレクサに加えられて（
ｇ）に示すようにｒｃ１〜Ｃ８Ｊ、’ＤＩ〜Ｄ８．とし
て８倍に高速化される。一方、セレクタ制御部１９は（
ａ＞に示すクロックとは非同期に加えられる（ｈ）に示
す外部信号に従って（ｉ）、（ｊ）に示すような各系統
のデータセレクタ１８を相補的に駆動するための制御信
号を出力する。ここで、各データセレクタ１８は（ａ）
に示すクロックに同期してデータの切換を行うようにす
る。第３図の場合、各ブタセレクタ１８はＬアクティブ
に設定されているので、第１系統のデータセレクタを駆
動する制御信号がＬレベルの区間は第１系統ではデータ
セレクタからＤ／Ａ変換器にマルチプレクサの出力デー
タが出力されて第２系統ではデータセレクタがらＤ／Ａ
変換器にＯｖの基準データが出力され、第２系統のデー
タセレクタを駆動する制御信号がＬレベルの区間は第２
系統ではデータセレクタからＤ／Ａ変換器にマルチブレ
フサの出力データが出力されて第１系統ではデータセレ
クタからはＤ／Ａ変換器に０■の基準データが出力され
る。これら各系統のＤ／Ａ変換器４の出力信号は加算器
２０に加えられて加算されるが、０■の基準データのア
ナログ変換出力は０■になるので、結果的には（ｋ）に
示すように他方の系統のマルチブレフサの出力データの
アナログ変換出力が加算出力となる。すなわち、第３図
の場合には、「Ａ１゜Ａ２Ｊ、ｒＣ３〜Ｃ８，Ｄｉ Ｊ
、’８２〜Ｂ６Ｊの順序で波形の切換が行われること
になる。
このように構成することにより、波形データの切換を機
械的な接点を用いることなく電気的に行っているので、
従来の機械的な接点のような大きな時間遅れを伴うこと
なく高速切換が行える。
械的な接点を用いることなく電気的に行っているので、
従来の機械的な接点のような大きな時間遅れを伴うこと
なく高速切換が行える。
また、波形データの切換を波形メモリの出力データを高
速化した後に行っているので、任意の時点でクロックに
同期した状態で切り換えることができる。
速化した後に行っているので、任意の時点でクロックに
同期した状態で切り換えることができる。
また、各系統の出力をＤ／Ａ変換器でアナログ信号に変
換した後に加算しているので、各系統毎に個別に出力さ
れる波形の特性に応じたフィルタアンプ、アッテネータ
などを接続することができ、装置構成の自由度は高くな
る。
換した後に加算しているので、各系統毎に個別に出力さ
れる波形の特性に応じたフィルタアンプ、アッテネータ
などを接続することができ、装置構成の自由度は高くな
る。
また、共通したクロックで波形データを切り換えている
ので、出力波形は必ず連続したものになる。
ので、出力波形は必ず連続したものになる。
なお、第２図では２系統の出力波形を選択的に切り換え
る例を説明したが、３系統以上を選択的に切り換えるこ
とも可能である。その場合、同時に複数系統の出力波形
を加算することもできる。
る例を説明したが、３系統以上を選択的に切り換えるこ
とも可能である。その場合、同時に複数系統の出力波形
を加算することもできる。
〈発明の効果〉
以上説明したように、本発明によれば、複数種類の波形
か高速で連続した波形として任意の時点で切り換えなか
ら出力できる波形発生装置が実現できる。
か高速で連続した波形として任意の時点で切り換えなか
ら出力できる波形発生装置が実現できる。
第１図は本発明の原理説明図、第２図は本発明の一実施
例を示す構成説明図、第３図は第２図の動作を説明する
タイミングチャート、第４図〜第６図はそれぞれ従来の
装置の構成説明図である。 １・・・波形メモリ、２・・・アドレス発生部、４・・
・Ｄ／Ａ変換器、１８・・・データセレクタ、１９・・
・セレクタ制御部、２０・・・加算器、２３・・・クロ
ック発生＼ｔ−ｚ″、。
例を示す構成説明図、第３図は第２図の動作を説明する
タイミングチャート、第４図〜第６図はそれぞれ従来の
装置の構成説明図である。 １・・・波形メモリ、２・・・アドレス発生部、４・・
・Ｄ／Ａ変換器、１８・・・データセレクタ、１９・・
・セレクタ制御部、２０・・・加算器、２３・・・クロ
ック発生＼ｔ−ｚ″、。
Claims (1)
- 【特許請求の範囲】 任意の波形データが格納された複数個の波形メモリと、 これら波形メモリから波形データを読み出すためのアド
レスを各波形メモリに共通に与えるアドレス発生部と、 一方の入力端子は対応する波形メモリから読み出される
波形データが入力され、他方の入力端子には０Ｖに相当
する基準データが共通に入力された複数個のデータセレ
クタと、 これらデータセレクタから選択的に波形メモリの波形デ
ータが出力されるように制御するセレクタ制御部と、 各データセレクタから出力されるデータを個別にアナロ
グ信号に変換する複数個のＤ／Ａ変換器と、 これら各Ｄ／Ａ変換器の出力信号を加算する加算器と、 各部に共通のクロックを与えるクロック発生部、とで構
成されたことを特徴とする波形発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2117553A JP2956124B2 (ja) | 1990-05-09 | 1990-05-09 | 波形発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2117553A JP2956124B2 (ja) | 1990-05-09 | 1990-05-09 | 波形発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0414901A true JPH0414901A (ja) | 1992-01-20 |
| JP2956124B2 JP2956124B2 (ja) | 1999-10-04 |
Family
ID=14714664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2117553A Expired - Fee Related JP2956124B2 (ja) | 1990-05-09 | 1990-05-09 | 波形発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2956124B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997005499A1 (fr) * | 1995-07-26 | 1997-02-13 | Advantest Corporation | Procede et appareil de generation rapide de formes |
| WO2001004732A1 (en) * | 1999-07-12 | 2001-01-18 | Advantest Corporation | Waveform generator and test apparatus |
| JP2007189506A (ja) * | 2006-01-13 | 2007-07-26 | Yokogawa Electric Corp | Ｄｄｓ信号発生装置 |
| JP2008232857A (ja) * | 2007-03-20 | 2008-10-02 | Advantest Corp | 波形発生器および試験装置 |
| CN102520760A (zh) * | 2011-12-20 | 2012-06-27 | 北京航天测控技术有限公司 | 一种用于任意波形产生系统的处理器 |
| CN106625674A (zh) * | 2016-12-29 | 2017-05-10 | 北京光年无限科技有限公司 | 一种用于机器人的指令处理方法及机器人 |
-
1990
- 1990-05-09 JP JP2117553A patent/JP2956124B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997005499A1 (fr) * | 1995-07-26 | 1997-02-13 | Advantest Corporation | Procede et appareil de generation rapide de formes |
| US6006349A (en) * | 1995-07-26 | 1999-12-21 | Advantest Corporation | High speed pattern generating method and high speed pattern generator using the method |
| WO2001004732A1 (en) * | 1999-07-12 | 2001-01-18 | Advantest Corporation | Waveform generator and test apparatus |
| US6404371B2 (en) | 1999-07-12 | 2002-06-11 | Advantest Corporation | Waveform generator and testing device |
| JP2007189506A (ja) * | 2006-01-13 | 2007-07-26 | Yokogawa Electric Corp | Ｄｄｓ信号発生装置 |
| JP2008232857A (ja) * | 2007-03-20 | 2008-10-02 | Advantest Corp | 波形発生器および試験装置 |
| CN102520760A (zh) * | 2011-12-20 | 2012-06-27 | 北京航天测控技术有限公司 | 一种用于任意波形产生系统的处理器 |
| CN106625674A (zh) * | 2016-12-29 | 2017-05-10 | 北京光年无限科技有限公司 | 一种用于机器人的指令处理方法及机器人 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2956124B2 (ja) | 1999-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2964644B2 (ja) | 高速パターン発生器 | |
| JP2956124B2 (ja) | 波形発生装置 | |
| JPS63139415A (ja) | クロック信号マルチプレクサ | |
| US4823128A (en) | Digital-to-analog converter filter for producing a continuous analog signal output without distortion | |
| KR100201400B1 (ko) | 클럭 동기회로 | |
| JPH09270708A (ja) | ディジタル／アナログ変換器及び音声制御装置 | |
| US4998107A (en) | Control method of multi-channel digital-to-analog converting circuit | |
| JPH04373002A (ja) | プログラマブルコントローラ | |
| KR20010058809A (ko) | 클럭신호 스위치 회로 | |
| JPH04302312A (ja) | 任意波形発生器 | |
| JPS5824286A (ja) | カラ−テレビジヨン信号処理装置 | |
| JPH07101818B2 (ja) | 波形発生装置 | |
| KR970002676B1 (ko) | 영상가요 반주 시스템 및 그 제어방법 | |
| KR980012938A (ko) | A/d변환 데이터 처리 회로 | |
| JPH04159691A (ja) | 同期式半導体記憶装置 | |
| JPS61114351A (ja) | メモリ制御装置 | |
| JP2001298347A (ja) | チャープフィルタ装置 | |
| KR0127133B1 (ko) | 디지탈 레이다의 리타임 메모리 전환회로 | |
| JPH06201795A (ja) | 半導体装置テスト回路 | |
| JPS6062250A (ja) | Ｐｃｍ変換装置 | |
| KR960019298A (ko) | 반도체 소자의 신호 변환장치 | |
| JPH026766A (ja) | テストパターン発生器 | |
| JPH01130199A (ja) | 音声信号切替装置 | |
| KR20010048618A (ko) | 통신 단말기의 디지털 톤 발생 장치 | |
| JPH0736511B2 (ja) | 波形発生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |