JPH04149764A - マルチプロセッサ通信方式 - Google Patents

マルチプロセッサ通信方式

Info

Publication number
JPH04149764A
JPH04149764A JP27488990A JP27488990A JPH04149764A JP H04149764 A JPH04149764 A JP H04149764A JP 27488990 A JP27488990 A JP 27488990A JP 27488990 A JP27488990 A JP 27488990A JP H04149764 A JPH04149764 A JP H04149764A
Authority
JP
Japan
Prior art keywords
processor
data
buffer
communication
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27488990A
Other languages
English (en)
Inventor
Hiromitsu Kobayashi
博光 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP27488990A priority Critical patent/JPH04149764A/ja
Publication of JPH04149764A publication Critical patent/JPH04149764A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は複数のプロセッサ間でデータを通信するための
マルチプロセッサ通信方式に関する。
[従来の技術] この種のデータ通信においては、複数のプロセッサから
アクセス可能な共有メモリを設けておき、送信側のプロ
セッサはデータを共有メモリに書込み、この後に受信側
のプロセッサはデータを共有メモリから読出すようにし
ている。これにより、送信側のプロセッサから受信側の
プロセッサへとデータが通信されることとなる(特開昭
56−27433号を参照)。
しかしながら、データ通信の途中で通信路上のデータが
失われたり、プロセッサの故障のために通イ5か中断す
ることがある。この場合、データの書込み拝びに読出し
を行うために共有メモリのアドレスを一旦割当てたにも
かかわらず、このアドレスは使用されないままとなり、
再利用することか不i”iJ能な領域を共有メモリ内に
形成してしまう3さらには、このような障害により、あ
るいは障害か繰返されることにより、マルチプロセッサ
システム全体が停止するという2次障害を引起こしかね
ない。
[発明が課題し7ようとする課題] このように従来のマルチプロセッサシステムのデータ通
ず5においては、データ通信の途中で障害が発生した場
合に再利用することが不可能な領域を共有メモリ内に形
成するという問題点かあった。
すなわち、データ通信の途中で障害か発生したときには
ンステj・資源の損失を伴うにもかかわらず、対策が何
等施されてはいなかった。
そこで、本発明はデータ通信の途中で障害が発l■−シ
ても再利用不iiJ能領域を共有メモリ内に形成するこ
とがないマルチプロセッサシステム通信方式を提供する
ことを目的とする。
[課題を解決するための手段] 本発明では、データの通信手順を実行するだめの種々の
メツセージか送信側のプロセッサと受信側のプロセッサ
間で送受されるように通信手段を設けており、また管理
手段には前記各メツセージを送受する毎に通信過程を記
録するとともに、前記データが書込まれる共有メモリの
アドレスを記録し、制御手段は前記管理手段内の前記通
信過程によって前記データの通信を終了していないこと
が示されているにもかかわらず、前記データの通信手順
が新たに開始された場合に障害が発生したと判定し、新
たなデータ通信のために前記管理手段内の前記アドレス
を用いるようにしている。
[作用] 本発明によれば、データ通信を終了し2ていないにもか
かわらず、新たなデータ通信か開始された場合は、前者
のデータ通信に障害を生したと判定しており、障害を生
した前者のデータ通信には共有メモリのアドレスが必要
でないとみなし、このアドレスを後者のデータ通信のた
めに用いるよつにしている。したがって、データ通信に
障害を牛しても、JI:#Tメモリのアドレスか使用さ
れないままとはならす、再利用することか不可能な領域
を共¥1メモリ内に形成し、てしまうことがない。
[実施例] エプド、本発明の実施例を添付図面を参照して詳細に説
明する。
第1図は本発明に係わるマルチブロセ、ソサ通信方式の
一実施例を適用したマルチプロセッサシステムの構成を
示すブロック図である。
同図において、第1のプロセッサ1および第2のプロセ
ッサ2はバス3を介して共有メモリ4をそれぞれアクセ
スすることができ、この共有メモリ4内には第1のプロ
セッサ】によって管理される第1のデータバッファ5、
および第2のプロセッサ2によって管理される第2のデ
ータ!<・ンファ6か形成されている。第1のプロセッ
サ1および第2のプロセッサ2は、第1のデータバッフ
ァ5と第2のデータバッファ6にデータを書込んだり、
これらのバッファからデータを読出すことをそれぞれな
しうる。
また、第1のプロセッサ1は種々の処理を行う中央処理
装置11と、他のプロセッサとの間で種々のメツセージ
を送受する通信部12と、共有メモリ4内の第1のデー
タバッファ5を管理するために用いるバッファ管理テー
ブル13とを備えている。同様に、第2のプロセッサ2
は中央処理装置21と、通信部22と、共有メモリ4内
の第2のデータバッファ6を管理するために用いるバッ
ファ管理テーブル23とを備えている。
第2図は第1のプロセッサ1におけるバッファ管理テー
ブル13、および第2のプロセッサ2におけるバッファ
管理テーブル23の構成を示している。ここで、第1−
および第2のプロセッサ1゜2と、図示されない他のプ
ロセッサとの総数がn個であるとすると、これらのバッ
ファ管理テーブルにはn個のプロセッサを示すそれぞれ
のプロセッサ名P1〜Poが書込まれるとともに、これ
ら゛のプロセッサ名に対応して通信状態並びにアドレス
がそれぞれ書込まれる。
例えば、第1のプロセッサー内のバッファ管理テーブル
23にはn個のプロセッサ名P1〜P。
が書込まれるとともに、これらのプロセッサ名Pl−P
  毎にプロセッサ名によって示されるプロセッサを第
1のプロセッサーの通信相手としたときの通信状態、並
びにその通信に際し第1のデータバッファ5においてデ
ータを書込む位置を示すアドレスが書込まれる。通信状
態としては初期状態を示す“バッファ受信完了°、およ
び通信途中の状態を示す゛バッファ送信中”があり、い
ずれかを書込むこととなる。また、アドレスが書込まれ
ていないときにはアドレスの代りに値“0”が書込まれ
る。ただし、第1のプロセッサー内のバッファ管理テー
ブル23においては自己のプロセッサ名P1に対応して
初期状態を示す“バッファ受信完了′、並びにアドレス
の代りの値“0”か書込まれており、これらを変更する
ことはない。
なお、図示されない他のプロセッサは第1のプロセッサ
ーおよび第2のプロセッサ2と同様に、中央処理装置、
通信部お−よびバッファ管理テーブルを備えるとともに
、自己が管理するデータバッファを共有メモリ4内に有
する。
さて、上記の様な構成において、第1のプロセッサ1か
ら第2のプロセッサ2へとデータを通信する際の動作を
第3図を参照しつつ述べる。
まず、第1のプロセッサ1における中央処理装置11は
、データ転送用バッファ要求メツセージ(イ)を通信部
12を通じて第2のプロセッサ2へ送信する。このデー
タ転送用バッファ要求メツセージ(イ)は、第2のプロ
セッサ2によって管理される第2のデータバッファ6に
おけるアドレスの割当てを要求するためのものである。
第2のプロセッサ2ではデータ転送用バッファ要求メツ
セージ(イ)を通信部22を通じて中央処理装置21で
受取り、これに応答して中央処理装置21は第2のデー
タバッファ6におけるデータが書込まれていない空領域
をバス3を介して検索する。このとき、バッファ管理テ
ーブル23には第1のプロセッサ1のプロセッサ名P1
に対応して初期状態を示す“バッファ受信完了′、並び
にアドレスの代りの値“0″が書込まれているとすると
(第3図の符号31に示す)、中央処理装置11F21
は通信途中の状態を示す“バッファ送信中”並びに先に
検索した第2のデータバッファ6内の空領域を示すアド
レス#1を書込み(第3図の符号32に示す)、プロセ
ッサ名P1に対応する内容を更新する。そして、中央処
理装置21は転送用バッファアドレス送信メツセージ(
ロ)を通信部22を通じて第1のプロセッサ1に送(M
 する。
この転送用バッファアドレス送信メツセージ(ロ)は、
バッファ管理テーブル23におけるプロセッサ名P1に
対応して書込まれているアドレス#1、つまり先に検索
した第2のデータバッファ6内の空領域を示すアドレス
を指定するものである。
第1のプロセッサ1ては転送用バッファアドレス送信メ
ツセージ(ロ)を通信部12を通じて中央処理装置11
で受取ると、中央処理装置11は転送用バッファアドレ
ス送信メツセージ(ロ)によって指定されている第2の
データバッファ6のドレス#1を得ると、第2のプロセ
ッサ2へ送信すべきデータをバス3を介して第2のデー
タバッファ6のアドレス#1に書込む。そして、中央処
理装置11は転送終了バッファアドレス送信メツセージ
(ハ)を通信部12を通して第2のプロセッサ2に送信
する。この転送終了バッファアドレス送信メツセージ(
ハ)は、アドレス#1へのデータの書込みが終了したこ
とを示している。
第2のプロセッサ2ては転送終了バッファアドレス送信
メツセージ(ハ)を通信部22を通して中央処理装置2
1で受取ると、中央処理装置21は第2のデータバッフ
ァ6のアドレス#1からバス3を介してデータを読出し
、これにより第2のプロセッサ2からのデータを受取る
。このとき、中央処理装置2]はバッファ管理テーブル
23におけるプロセッサ名P1に対応して初期状態を示
す“バッファ受信完了′、並びにアドレスの代りの値“
0゛を書込み(第3図の符号33に示す)、これにより
プロセッサ名P、に対応する内容を祈期化する。
このように第1のプロセッサ1から第2のプロセッサ2
・\データを通信する場合は、第1のプロセッサ1によ
ってデータが共有メモリ4内に書込まれ、この後に第2
のプロセッサ2によってデータか共金゛メモリ4から読
出され、もって第1のプロセッサ1から第2のプロセッ
サ2へとデータが受は渡される。また、この通信に際し
ては、通信手順を実行するための各種のメツセージが第
1のプロセッサ1と第2のプロセッサ2間で送受されて
いる。そし2て、これらのメツセージのうちの転送用バ
ッファアドレス送信メツセージおよび転送終了バッファ
アドレス送信メツセージが送受される毎に、第2のプロ
セッサ2のバッファ管理テーブル2′3におけるプロセ
ッサ名P1に対応する通信状態は、″バッファ受信完了
′から“バッファ送信11ビへと、さらに“バッファ送
信中”から“バッファ受信完了”へと逐一書替えられる
。
したかって、第2のプロセッサ2のバッファ管理テーブ
ル23におけるプロセッサ名P1に対応する通信状態が
初期状暫を示す“バッファ受信完了”になっていれば、
以前に行われた第1のプロセッサ1から第2のプロセッ
サ2へのデータ通信が良好であったことは明らかである
。
次に、第1のプロセッサ1から第2のプロセッサ2への
データ通信に障害が生じた場合の処理を述べる。
まず、第1のプロセッサ1から第2のプロセッサ2へと
、データ転送用バッファ要求メツセージ(ニ)が送信さ
れる。
第2のプロセッサ2ではデータ転送用バッファ要求メツ
セージ(ニ)を受信すると、第2のブタバッファ6内の
空領域を検索する。このとき、バッファ管理テーブル2
3にはプロセッサ名P1に対応して初期状態を示す“バ
ッファ受信完了。
並びにアドレスの代りの値“0°か書込まれているとす
ると(第3図の符号34に示す)、通信途中の状態を示
す“バッファ送信中°並びに先に検索した第2のデータ
バッファ6内の空領域を示す゛アドレス語1を書込み(
第3図の符号35に示す)プロセッサ名Plに対応する
内容を更新する。
そして、第2のプロセッサ2から第1のプロセッサ1へ
と、転送用バッファアドレス送信メツセージ(ホ)が送
信される。
ここで、転送m、”ツファアドレス送信メソセシ(ホ)
か第1のプロソセッサ1への通信途中て失オ)れたわ、
転送用バッファアドレス送信メツセージ(ポ)を第1の
プロセッサ1て受信しても応答と17での転送終了バッ
ファアドレス送信メツセージが送(ルされなかったり、
この送信が行われても転送終了・〈ツファアドレス送1
3メツセージが第2のプロセッサ2への通信途中で失わ
れることがある。
このような場合は、転送終了バッファアドレス送信メツ
セージを第2のプロセッサ2て受信することがないので
、このために第2のプロセッサ2ではバッファ管理テー
ブル23におけるプロセッサ名P1に対応して通信途中
の状態を示す“バッファ送信中”が保持されたままとな
る(第3図の符号35に示す)。
こうしてデータa(Jに障害が発生l〜た後、第1のプ
ロセッサ1.において第2のプロセッサ2ヘプタを通信
する必要か新たに牛したときには、ブタ転送用バッファ
要求メツセージ(イ)を第1のプロセッサ1から第2の
プロセッサ2へと再び送信する。
第2のプロセッサ2てはデータ転送用バッファ要求メツ
セージ(イ)を中央処理装置21て受取るが、このとき
にバッファ管理テーブル23にはプロセッサ名P、に対
応して初期状態を示す″バッファ受信完了”でなく、通
信途中の状態を示すバッファ送信中”か書込まれている
ので(第3図の符号35に示す)、中央処理装置21は
以前に行われた第1のプロセッサ1とのデータ通信が正
常に行われなかったことを判定する。この場合、中央処
理装!2]は第2のデータバッファ6内の空領域を検索
せず、バッファ管理テーブル23におけるプロセッサ名
P、に対応するアドレス#1を読取る。そして、中央処
理装置21はアドレス。
#1を指定する転送用バッファアドレス送信メッセージ
(ロ)を通信部22を通して第1のプロセッサ1に送信
する。
第1のプロセッサlでは転送用バッファアドレス送信メ
ツセージ(ロ)を受信すると、転送用バッファアドレス
送信メツセージ(ロ)によって指定されている第2のデ
ータバッファ6のアドレス#1にデータを書込む。そし
て、転送終了バッファアドレス送信メツセージ(ハ)を
第2のプロセッサ2に送信する。
第2のプロセッサ2では転送終了バッフ7アドレス送信
メツセージ(ハ)を受信すると、第2のデータバッファ
6のアドレス#1からデータを読出し、これにより第2
のプロセッサ2からのデータを受取る。このとき、バッ
ファ管理テーブル23におけるプロセッサ名P1に対応
して初期状態を示す“バッファ受信完了”、並びにアド
レスの代りの値“O”を書込み(第3図の符号33に示
す)、これによりプロセッサ名PIに対応する内容を初
期化する。
すなわち、第1のプロセッサ1から第2のプロセッサ2
へと転送終了バーツファアドレス送信メツセージが送信
されなかった場合は、第2のプロセッサ2のバッファ管
理テーブル23には通信途中の状態を示す“バッファ送
信中”が保持されたままとなる。この後、新たなデータ
通信のために第1のプロセッサ1からデータ転送用バッ
ファ要求メツセージが再び送信されると、第2のプロセ
ッサ2ではバッファ管理テーブル23内に“バッファ送
信中°が書込まれているので、以前に行われたデータ通
信か正常に行われなかったことを判定することができる
。そして、この判定をなすと、以前のデータ通信に用い
られるはずであったバッファ管理テーブル23内のアド
レスを新たなデータ通信に用いるべく、該アドレスを指
定する転送用バッファアドレス送信メツセージを第1の
プロセッサ1へ送信する。したがって、以前のデータ通
信が何等かの障害により中断しても、この以前のデータ
通信のために割当てられた第2のデータバッファ6のア
ドレスが今回のデータ通信のため。
に転用されることとなる。この結果、該アドレスによっ
て示される第2のデータバッファ6の領域はデータ通信
の中断により、再利用不可能の領域になることがない。
なお、データ転送用バッファ要求メツセージが通信途中
で失われた場合には、第2のプロセッサ2は第2のデー
タバッファ6のアドレスを割当てることがないので、第
2のデータバッファ6内に再利用不可能の領域を生じる
ことがない。
ところで、上記実施例では第1のプロセッサ1から第2
のプロセッサ2へのデータ通信に際しての処理を例示し
ているが、3つ以上のプロセッサがある場合は1対のプ
ロセッサの相互間で先の処理を行えばよい。
[発明の効果] 以上説明したように本発明に係わるマルチプロセッサ通
信方式によれば、データ通信手順を実行するための種々
のメツセージを送受する毎に通信過程を記録し、この通
信過程が終了していないにもかかわらず、新たにデータ
通信手順が開始された場合に障害が発生したものとみな
し、以前のデータ通信のために割当てられた共有メモリ
内のアドレスを新たなデータ通信のために用いるように
しているので、データ通信の途中で障害が発生しても再
利用不可能領域を共有メモリ内に形成することがない。
【図面の簡単な説明】
第1図は本発明に係わるマルチプロセッサ通信方式の一
実施例を適用したマルチブロセソサンステムの構成を示
すブロック図、第2図は第1図に示した実施例における
プロセッサ内のバッファ管理テーブルの構成を示す図、
第3図は第1図に示した実施例における動作を説明する
ために用いられた状態遷移図である。 ]・・・第]のプロセッサ、2・・・第2のプロセッサ
、3・・・バス、4・・共有メモリ、5・・第1のデー
タバッファ、6・・・第2のデータバッファ、11.2
1・・中央処理装置、12.22・・・通信部、]3,
23・・・バッファ管理テーブル。

Claims (1)

  1. 【特許請求の範囲】 送信側のプロセッサによってデータが共有メモリに書込
    まれ、受信側のプロセッサによって前記データが前記共
    有メモリから読出され、これにより前記データを前記送
    信側のプロセッサから前記受信側のプロセッサへと通信
    するマルチプロセッサ通信方式において、 前記データの通信手順を実行するために種々のメッセー
    ジを前記送信側のプロセッサと前記受信側のプロセッサ
    間で送受する通信手段と、 前記各メッセージを送受する毎に通信過程を記録すると
    ともに、前記データが書込まれる前記共有メモリのアド
    レスを記録する管理手段と、この管理手段内の前記通信
    過程によって前記データの通信を終了していないことが
    示されているにもかかわらず、前記データの通信手順が
    新たに開始された場合は障害が発生したと判定し、新た
    なデータ通信のために前記管理手段内の前記アドレスを
    用いる制御手段と を備えたことを特徴とするマルチプロセッサ通信方式。
JP27488990A 1990-10-12 1990-10-12 マルチプロセッサ通信方式 Pending JPH04149764A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27488990A JPH04149764A (ja) 1990-10-12 1990-10-12 マルチプロセッサ通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27488990A JPH04149764A (ja) 1990-10-12 1990-10-12 マルチプロセッサ通信方式

Publications (1)

Publication Number Publication Date
JPH04149764A true JPH04149764A (ja) 1992-05-22

Family

ID=17547946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27488990A Pending JPH04149764A (ja) 1990-10-12 1990-10-12 マルチプロセッサ通信方式

Country Status (1)

Country Link
JP (1) JPH04149764A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0822441A (ja) * 1994-07-06 1996-01-23 Kofu Nippon Denki Kk 情報処理装置およびその通信エラー検出方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0822441A (ja) * 1994-07-06 1996-01-23 Kofu Nippon Denki Kk 情報処理装置およびその通信エラー検出方法

Similar Documents

Publication Publication Date Title
JP2512678B2 (ja) デ―タ処理システム
JP4264136B2 (ja) リファレンスラベルを使用するミラー化データコピー画像生成方法およびシステム
US6950915B2 (en) Data storage subsystem
EP1131715B1 (en) Distributed transactional processing system and method
JPH01251258A (ja) ネットワークシステムにおける共用領域管理方法
JPH0661073B2 (ja) マルチ・プロセツサ・システムの動作方法
JPH0962558A (ja) データベース管理システム及び方法
JPH0230536B2 (ja)
JPH0944424A (ja) 遠隔情報処理システム間のメッセージ伝送方法
JPH02310664A (ja) 共有メモリを用いた通信方式
JP3490002B2 (ja) マルチクラスタシステムを構成する計算機
JP3108042B2 (ja) マルチノード情報処理システムにおけるチケット分配方法
JPH0329337B2 (ja)
JP3130892B2 (ja) 二重化システム
JP2511542B2 (ja) 情報処理システム
JP3028544B2 (ja) 分散処理システムの負荷分散方式
JP3424644B2 (ja) プロセッサ間通信の方法
JP3452389B2 (ja) 階層的ネットワークにおけるノードの制御方法
JP2002073521A (ja) データ転送回路
JPH0834616B2 (ja) マルチプロセツサシステムにおける共通デ−タの同期方式
JPH0736153B2 (ja) データ伝送システム
JPH04165555A (ja) データ処理方式
JP2010009481A (ja) 計算機システム及び通信方法
JPH02127749A (ja) 通信制御装置
JP2000330949A (ja) 仮想記憶システムのページング制御方法および装置